大规模集成电路边界扫描测试系统

1、一种大规模集成电路边界扫描测试系统，通过软件设计和硬件电路 两部分来实现；系统软件部分具有类似于编写一般C语言的规则实现源程序 的编写，编译程序的各个过程采用面向对象的方法进行设计，其特征在于： 包括一个芯片测试的集成开发环境IDE及可编程逻辑芯片FLEX10K30编程 的实现；芯片测试的IDE包括以下几部分：
(1)为芯片测试的IDE软件平台设计了JTAG Builder语言，其语法 规则有四种数据类型：Int、Hex、Bin、Str，函数的返回值除了以上四种 类型以外，还有一种Void类型；对于语言结构而言，实现顺序结构语句、 判断结构语句、循环语句；对于作用域而言，每个变量都有其作用域，包括 全局变量和局部变量；
(2)该IDE将用户按照其语法规则编写的源程序编译成测试目标代 码，所有目标代码的生成依赖于对系统函数WritToObj BINWENCHEN(str code)的调用，即该函数将字符串code写入目标文件中；通过该IDE对芯 片进行测试并判断结果，可选择自动测试方式和手动测试方式。
(3)作为IDE的一部分，编译模块对编译程序的各个过程词法分析、 文法分析、语法和语义分析等都采用面向对象的方法进行设计；
(4)利用WinDriver在Window98平台上实现PCI插卡的操作并将之 进行可视化设计，利用了WinDriver软件向导在源程序中实现对边界扫描 测试接口卡物理硬件的访问，开发出PCI总线的可视化程序；
软件部分的第二部分采用AHDL(Altero Hardnase Deascription Language)，该语言具有支持层次结构设计及文体图形文件的混合翻译的技 术，简化了对JTAG的设计任务。根据IEEE1149.1测试协议，我们采用存 储器接口、命令集解释器和协议信号接口的设计方案，命令集合为控制、扫 描、比较、屏蔽、测试模式、转移、条件转移、存储和计数九个命令，用与 之相应的寄存器及地址、程序指针寄存器实现协议信号产生逻辑；充分利用 Maxplus II开发平台，对可编程逻辑芯片FLEX10K30进行优化配置。
2、根据权利要求1所述的一种大规模集成电路边界扫描测试系统，系 统软件部分的特征在于：作为IDE的一部分编译模块对编译程序的词法分析 过程，采用面向对象方法中的流机制，设计词法分析的输入子系统，并通过 表达式类库建立词法分析器的类，并实现从正规表达式模式转化为表达式类 库中的类的简便算法，以解决缓冲区问题与超前搜索与回退字符问题；文法 分析过程，提出面向对象的文法概念，对于分隔符号作为特殊处理，以解决 传统文法分析中的左递归问题、歧义问题与回退字符问题及回溯问题；语义 分析过程，基于面向对象文法，改造并实现语句类库，针对类型检查的各个 环节(包括表达式类检查、语句类型检查)进行设计，并分别就声明语句(包 括变量与函数的声明)与使用语句(包括变量与函数的使用)进行面向对象 技术改造，对常见的语句结构(包括顺序、条件、循环及返回语句等)进行 面向对象的语义分析，针对作用域进行专门设计；语法分析过程，基于面向 对象文法提出面向对象的语法分析器并实现其算法；针对错误恢复进行专门 设计；在编译过程的代码生成与优化过程中进行面向对象技术的改造与实 现。
3、一种根据权利要求1所述的大规模集成电路边界扫描测试系统，系 统硬件部分是一个基于PCI总线的边界扫描测试接口卡和测试附件，其特征 在于：
(1)测试卡由四部分组成，即PCI接口、测试代码存储、JTAG协议 产生、被测对象接口；
(2)PCI接口采用PLX9052芯片进行功能实现，即通过它与宿主计算 机的PCI总线打交道，可靠地完成繁琐的PCI通信接口操作；
(3)代码存储部分采用4个存储芯片实现，测试代码和测试结果供操 作和判断使用；
(4)JTAG测试协议产生部分采用可编程逻辑器件Flex10K30实现， 根据存储代码区中的测试代码来生成测试协议接口，通过被测对象接口部分 对被测试芯片进行JTAG功能测试；被测对象接口用以给被测对象以JTAG 协议输入，得到其输出并返回给JTAG测试协议产生部分以备处理。

暂无