测试装置以及电子装置的测试方法

1.一种测试装置，适于测试一电路板上至少二电子装置间的一总线，其中该电路板包括至少二插槽，这些电子装置适于分别电性连接至该电路板上的对应的插槽，该测试装置包括：
至少二装置转板，分别电性连接于对应的这些电子装置以及对应这些电子装置的插槽；以及
一测试电路，通过至少二组串行信号线对分别电性连接这些装置转板，其中该测试电路依据这些电子装置的类型而经由对应的串行信号线对提供一串行信号给这些装置转板其中之一，并通过对应的串行信号线对回传这些装置转板的其中的另一装置转板的反应，藉以测试该其中之一与该其中的另一装置转板所对应的电子装置间的该总线是否有断路。
2.如权利要求1所述的测试装置，其中这些电子装置包括至少二个第一电子装置，这些第一电子装置间藉由一对应的第一总线相互传递信号，并且该第一总线具有多个传输通道，其中该测试电路提供该串行信号至该其中之一装置转板，以使该其中的另一装置转板反应于对应的该第一总线的信号传递状态而经由对应的串行信号线对输出一测试结果信号至该测试电路，该测试电路依据该测试结果信号判断对应的该第一总线中的这些传输通道的每一个是否有断路。
3.如权利要求2所述的测试装置，其中该测试电路还依据该测试结果信号判断对应的该第一总线中的相邻这些传输通道是否有短路。
4.如权利要求1所述的测试装置，其中这些电子装置包括一第一电子装置以及至少一第二电子装置，该第一电子装置与该第二电子装置藉由一对应的第二总线相互传递信号，并且该第二总线具有多个传输通道，其中该测试电路提供该串行信号至对应于该第一电子装置的装置转板，以使对应于该第二电子装置的装置转板反应于对应的该第二总线间的信号传递状态而经由对应的串行信号线对输出一测试结果信号至该测试电路，该测试电路依据该测试结果信号判断对应的该第二总线中的这些传输通道的每一个是否有断路。
5.如权利要求4所述的测试装置，其中这些电子装置包括一第一电子装置以及至少一第三电子装置，该第一电子装置与该第三电子装置藉由一对应的第三总线相互传递信号，并且该第三总线具有多个传输通道，其中该测试电路提供该串行信号至对应于该第一电子装置的装置转板，以使对应于该第三电子装置的装置转板反应于对应的该第三总线间的信号传递状态而经由对应的串行信号线对输出一第三总线测试结果信号至该测试电路，该测试电路依据该第三总线测试结果信号判断对应的该第三总线中的这些传输通道的每一个是否有断路。
6.如权利要求1所述的测试装置，其中该测试电路包括：
至少二个第一串行连接器；
一处理单元，电性连接这些第一串行连接器，用以依据这些电子装置的类型而产生该串行信号，据以控制这些装置转板的信号传递与接收；以及
一显示模块，电性连接该处理单元，用以显示这些电子装置的测试结果。
7.如权利要求6所述的测试装置，其中各这些装置转板具有一识别码，该处理单元读取这些识别码以判断待测的这些电子装置的类型与测试顺序，并且据以提供对应的该串行信号与决定测试顺序。
8.如权利要求6所述的测试装置，其中各这些装置转板包括：
一第二串行连接器，其中这些装置转板的第二串行连接器分别经由对应的串行信号线对电性连接至对应的第一串行连接器；
一第一控制模块，电性连接该第二串行连接器以接收该串行信号；
一传送模块，电性连接该第一控制模块，受控于该第一控制模块而提供一测试信号，以使对应的电子装置藉由对应的总线传递该测试信号；以及
一接收模块，电性连接该第一控制模块，接收对应的总线所传递的该测试信号，并且回传至该第一控制模块，以使该第一控制模块据以产生一测试结果信号。
9.如权利要求8所述的测试装置，其中该测试信号为脉冲信号，并且该第一控制模块依据该串行信号而设定该测试信号的频率与脉冲数量。
10.如权利要求9所述的测试装置，其中该接收模块计数所接收到的该测试信号的脉冲数量，并且将计数的结果回传至该第一控制模块，该第一控制模块比对对应的装置转板所提供的该测试信号的脉冲数量与计数的结果，并据以产生该测试结果信号。
11.如权利要求8所述的测试装置，其中该测试电路还包括：
一协议分析模块，电性连接这些第一串行连接器与该处理单元，用以分析对应的总线所输出及接收的信号，并且将分析结果回传至该处理单元。
12.如权利要求11所述的测试装置，其中各这些装置转板还包括：
一第二控制模块，电性连接该传送模块、该接收模块以及该第二串行连接器，用以撷取对应的总线所输出及接收的信号，并且经由该第二串行连接器传递至该协议分析模块。
13.一种电子装置的测试方法，适于测试一电路板上至少二电子装置间的一总线，其中该电路板包括至少二插槽，这些电子装置适于分别电性连接至该电路板上的对应的插槽，该测试方法包括：
将至少二个装置转板分别电性连接于对应的这些电子装置以及对应这些电子装置的插槽；
将这些装置转板电性连接于至少二串行信号线对；以及
依据这些电子装置的类型，经由对应的串行信号线对提供一串行信号给这些装置转板其中之一，并通过对应的串行信号线对回传这些装置转板的其中的另一装置转板的反应，藉以测试该其中之一与该其中的另一装置转板所对应的电子装置间的该总线是否有断路。
14.如权利要求13所述的电子装置的测试方法，其中这些电子装置包括至少二个第一电子装置，这些第一电子装置藉由一对应的第一总线相互传递信号，并且该第一总线具有多个传输通道，其中测试该其中之一与该其中的另一装置转板所对应的电子装置间的该总线是否有断路的步骤包括：
提供该串行信号至该其中之一装置转板；
经由对应的串行信号线对从该其中的另一装置转板接收一测试结果信号，其中该测试结果信号关联于对应的该第一总线的信号传递状态；以及
依据该测试结果信号判断对应的该第一总线中的这些传输通道的每一个是否有断路。
15.如权利要求14所述的电子装置的测试方法，其中测试该其中之一与该其中的另一装置转板所对应的电子装置间的该总线是否有断路的步骤还包括：
依据该测试结果信号判断对应的该第一总线中的相邻这些传输通道是否有短路。
16.如权利要求13所述的电子装置的测试方法，其中这些电子装置包括一第一电子装置以及至少一第二电子装置，该第一电子装置与该第二电子装置藉由一对应的第二总线相互传递信号，并且该第二总线具有多个传输通道，其中测试该其中之一与该其中的另一装置转板所对应的电子装置间的该总线是否有断路的步骤包括：
提供该串行信号至对应于该第一电子装置的装置转板；
经由对应的串行信号线对从对应于该第二电子装置的装置转板接收一测试结果信号，其中该测试结果信号关联于对应的该第二总线的信号传递状态；以及
依据该测试结果信号判断对应的该第二总线中的这些传输通道的每一个是否有断路。
17.如权利要求16所述的电子装置的测试方法，其中这些电子装置包括一第一电子装置以及至少一第三电子装置，该第一电子装置与该第三电子装置藉由一对应的第三总线相互传递信号，并且该第三总线具有多个传输通道，其中提供该串行信号，并据以测试这些电子装置所对应的总线是否有断路的步骤包括：
提供该串行信号至对应于该第一电子装置的装置转板；
经由对应的串行信号线对从对应于该第三电子装置的装置转板接收一第三总线测试结果信号，其中该第三总线测试结果信号关联于对应的该第三总线的信号传递状态；以及依据该第三总线测试结果信号判断对应的该第三总线中的这些传输通道的每一个是否有断路。
18.如权利要求13所述的电子装置的测试方法，还包括：
在各这些装置转板上设定一识别码。
19.如权利要求18所述的电子装置的测试方法，其中在提供该串行信号的步骤之前，该测试方法还包括：
读取这些识别码以判断待测的这些电子装置的类型与测试顺序。
20.如权利要求13所述的电子装置的测试方法，其中测试该其中之一与该其中的另一装置转板所对应的电子装置间的该总线是否有断路的步骤包括：
依据该串行信号提供一测试信号，其中该测试信号在该其中之一与该其中的另一装置转板所对应的电子装置间的该总线传递；以及
依据该测试信号在该总线的信号传递状态产生一测试结果信号。
21.如权利要求20所述的电子装置的测试方法，其中该测试信号为脉冲信号，依据该测试信号在该总线间的信号传递状态产生该测试结果信号的步骤包括：
计数所接收到的该测试信号的脉冲数量；以及
比对对应的装置转板所提供的该测试信号的脉冲数量与计数的结果，并据以产生该测试结果信号。
22.如权利要求13所述的电子装置的测试方法，还包括：
撷取对应的总线所输出及接收的信号；
分析所撷取的信号；以及
回传分析的结果。

测试装置以及电子装置的测试方法\n技术领域\n[0001] 本发明涉及一种测试装置及电子装置的测试方法，特别是涉及一种测试电子装置之间的总线是否有断路形成的测试装置及电子装置的测试方法。\n背景技术\n[0002] 由于中央处理器（Central Processing Unit，CPU）的效能随着技术与制程的演进而日渐提升，使得CPU可支持的电子装置种类亦变得越来越复杂。为了确保CPU与不同类型的电子装置之间的总线得以正常的传输数据，因此一般都会利用测试装置来测试CPU和其他电子装置之间的信号传输。\n[0003] 在利用传统的测试装置进行测试时，操作者必需将待测电子装置的总线中的每一脚位分别以线路接出至测试夹具（治具），并且通过测试程序控制测试夹具输出测试信号的方式来测试总线中各个传输通道是否有断路的情形发生。然而，在待测的总线脚位数量较多时，测试的进行将会变得复杂并且易于发生错误。举例来说，以测试一般CPU之间的四元周边接口（QuadPeripheral Interface，QPI）总线为例，其双向的传输脚位即多达84根，操作者必需依序将84根传输脚位依序接出至测试夹具，此一过程即非常容易发生错误。\n[0004] 此外，在传统的测试装置中，测试夹具通常是利用灯号显示对应的传输通道是否导通，因此操作者必须通过查阅对应的数据才能够正确地判读总线的测试结果，因此亦可能会有人为的疏忽产生，而使得测试结果有所误差。\n发明内容\n[0005] 本发明提供一种测试装置及电子装置的测试方法，其可通过由两条信号线所组成的串行信号线对提供串行信号来对电子装置进行测试。\n[0006] 本发明提出一种测试装置，其适于测试电路板上至少二个电子装置间的总线，其中电路板包括至少二个插槽，且所述至少二电子装置适于分别电性连接至电路板上的对应的插槽。所述测试装置包括至少二个装置转板以及测试电路。装置转板分别电性连接于对应的电子装置以及对应电子装置的插槽。测试电路通过至少二组串行信号线对分别电性连接装置转板，其中测试电路依据电子装置的类型而经由对应的串行信号线对提供串行信号给装置转板其中之一，并通过对应的串行信号线对回传装置转板其中的另一的反应，藉以测试所述其中的一装置转板与所述其中的另一装置转板所对应的电子装置间的总线是否有断路。\n[0007] 在本发明一实施例中，电子装置包括至少二第一电子装置，所述至少二第一电子装置间藉由对应的第一总线相互传递信号，并且第一总线具有多个传输通道，其中测试电路提供串行信号至装置转板其中之一，以使装置转板其中的另一反应于对应的第一总线的信号传递状态而经由对应的串行信号线对输出测试结果信号至测试电路，测试电路依据测试结果信号判断对应的第一总线中的每一传输通道是否有断路。\n[0008] 在本发明一实施例中，测试电路更依据测试结果信号判断对应的第一总线中的相邻传输通道是否有短路。\n[0009] 在本发明一实施例中，所述电子装置包括第一电子装置以及至少一个第二电子装置，第一电子装置与第二电子装置藉由对应的第二总线相互传递信号，并且第二总线具有多个传输通道，其中测试电路提供串行信号至对应于第一电子装置的装置转板，以使对应于第二电子装置的装置转板反应于对应的第二总线间的信号传递状态而分别经由对应的串行信号线对输出测试结果信号至测试电路，测试电路依据测试结果信号判断对应的第二总线中的每一传输通道是否有断路。\n[0010] 在本发明一实施例中，电子装置包括第一电子装置以及至少一个第三电子装置，第一电子装置与第三电子装置藉由对应的第三总线相互传递信号，并且第三总线具有多个传输通道，其中测试电路提供串行信号至对应于第一电子装置的装置转板，以使对应于第三电子装置的装置转板反应于对应的第三总线间的信号传递状态而分别经由对应的串行信号线对输出测试结果信号至测试电路，测试电路依据测试结果信号判断对应的第三总线中的每一传输通道是否有断路。\n[0011] 在本发明一实施例中，测试电路包括多个第一串行连接器、处理单元以及显示模块。处理单元电性连接所述多个第一串行连接器，用以依据电子装置的类型而产生串行信号，据以控制所述装置转板的信号传递与接收。显示模块电性连接处理单元，用以显示电子装置的测试结果。\n[0012] 在本发明一实施例中，各个装置转板具有识别码，处理单元读取所述多个识别码以判断待测的电子装置的类型与测试顺序，并且据以提供对应的串行信号与决定测试顺序。\n[0013] 在本发明一实施例中，各个装置转板包括第二串行连接器、第一控制模块、传送模块以及接收模块。所述装置转板的第二串行连接器分别经由对应的串行信号线对电性连接至对应的第一串行连接器。第一控制模块电性连接第二串行连接器以接收串行信号。传送模块电性连接第一控制模块，受控于第一控制模块而提供测试信号，以使对应的电子装置藉由对应的总线传递测试信号。接收模块电性连接第一控制模块，接收对应的总线所传递的测试信号，并且回传至第一控制模块，以使第一控制模块据以产生测试结果信号。\n[0014] 在本发明一实施例中，测试信号为脉冲信号，并且第一控制模块依据串行信号而设定测试信号的频率与脉冲数量。\n[0015] 在本发明一实施例中，接收模块计数所接收到的测试信号的脉冲数量，并且将计数的结果回传至第一控制模块，第一控制模块比对对应的装置转板所提供的测试信号的脉冲数量与计数的结果，并据以产生测试结果信号。\n[0016] 在本发明一实施例中，测试电路还包括协议分析模块。协议分析模块电性连接所述多个第一串行连接器与处理单元，用以分析对应的总线所输出及接收的信号，并且将分析结果回传至处理单元。\n[0017] 在本发明一实施例中，各个装置转板还包括第二控制模块。第二控制模块电性连接传送模块、接收模块以及第二串行连接器，用以撷取对应的总线所输出及接收的信号，并且经由第二串行连接器传递至协议分析模块。\n[0018] 本发明提出一种电子装置的测试方法，其适于测试电路板上至少二个电子装置间的总线，其中电路板包括至少二个插槽，所述至少二电子装置适于分别电性连接至电路板上的对应的插槽，所述测试方法包括：将至少二个装置转板分别电性连接于对应的电子装置以及对应电子装置的插槽；将装置转板分别与与至少二组串行信号线对相互电性连接；\n以及依据所述至少二电子装置的类型，经由对应的串行信号线对提供串行信号给装置转板其中之一，并通过对应的串行信号线对回传装置转板其中的另一的反应，藉以测试所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线是否有断路。\n[0019] 在本发明一实施例中，电子装置包括至少二个第一电子装置，所述至少二个第一电子装置藉由对应的第一总线相互传递信号，并且第一总线具有多个传输通道，其中测试所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线是否有断路的步骤包括：提供串行信号至所述其中的一装置转板；经由对应的串行信号线对从所述其中的另一装置转板接收测试结果信号，其中测试结果信号关联于对应的第一总线的信号传递状态；以及依据测试结果信号判断对应的第一总线中的每一传输通道是否有断路。\n[0020] 在本发明一实施例中，测试所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线是否有断路的步骤还包括：依据测试结果信号判断对应的第一总线中的相邻传输通道是否有短路。\n[0021] 在本发明一实施例中，电子装置包括第一电子装置以及至少一个第二电子装置，第一电子装置与第二电子装置藉由对应的第二总线相互传递信号，并且第二总线具有多个传输通道，其中测试所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线是否有断路的步骤包括：提供串行信号至对应于第一电子装置的装置转板；经由对应的串行信号线对从对应于第二电子装置的装置转板接收测试结果信号，其中测试结果信号关联于对应的第二总线的信号传递状态；以及依据测试结果信号判断对应的第二总线中的每一传输通道是否有断路。\n[0022] 在本发明一实施例中，电子装置包括第一电子装置以及至少一个第三电子装置，第一电子装置与第三电子装置分别藉由对应的第三总线相互传递信号，并且第三总线具有多个传输通道，其中测试所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线是否有断路的步骤包括：提供串行信号至对应于第一电子装置的装置转板；经由对应的串行信号线对从对应于第三电子装置的装置转板接收测试结果信号，其中测试结果信号关联于对应的第三总线的信号传递状态；以及依据测试结果信号判断对应的第三总线中的每一传输通道是否有断路。\n[0023] 在本发明一实施例中，电子装置的测试方法还包括：在各这些装置转板上设定一识别码。\n[0024] 在本发明一实施例中，在提供串行信号的步骤之前，测试方法还包括：读取所述多个识别码以判断待测的电子装置的类型与测试顺序。\n[0025] 在本发明一实施例中，测试所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线是否有断路的步骤包括：依据串行信号提供测试信号，其中测试信号在所述其中之一与所述其中的另一装置转板所对应的电子装置间的总线传递；以及依据测试信号在总线的信号传递状态产生测试结果信号。\n[0026] 在本发明一实施例中，测试信号为脉冲信号，依据测试信号在总线间的信号传递状态产生测试结果信号的步骤包括：计数所接收到的测试信号的脉冲数量；以及比对对应的装置转板所提供的测试信号的脉冲数量与计数的结果，并据以产生测试结果信号。\n[0027] 在本发明一实施例中，电子装置的测试方法还包括：撷取对应的总线所输出及接收的信号；分析所撷取的信号；以及回传分析的结果。\n[0028] 基于上述，本发明实施例提出一种测试装置及电子装置的测试方法，所述的测试装置可通过串行信号线对提供串行信号来测试待测的电子装置之间的总线是否有断路形成。由于不需要分别将对应的线路连接至总线中每一传输通道，因此简化了整体测试的架构，进而使得测试的正确率得以有效地提升。\n[0029] 为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。\n附图说明\n[0030] 图1为本发明一实施例的测试装置的示意图。\n[0031] 图2为本发明一实施例的电子装置的测试方法的步骤流程图。\n[0032] 图3为本发明另一实施例的测试装置的示意图。\n[0033] 图4为本发明一实施例的测试CPU之间的总线传输的步骤流程图。\n[0034] 图5A~5C为本发明不同实施例的测试CPU之间的总线传输的示意图。\n[0035] 图6A为本发明一实施例的测试CPU与DIMM之间的总线传输的步骤流程图。\n[0036] 图6B为本发明一实施例的分析DIMM的DRAM总线协议的步骤流程图。\n[0037] 图7为本发明一实施例的测试CPU与DIMM之间的总线传输的示意图。\n[0038] 图8为本发明一实施例的测试CPU与PCI-E装置之间的总线传输的步骤流程图。\n[0039] 图9为本发明一实施例的测试CPU与PCI-E装置之间的总线传输的示意图。\n[0040] 附图符号说明\n[0041] 10_1~10_n、CPU、CPU1~CPU4、DIMM1~DIMMn、PCI-E1~PCI-En：电子装置[0042] 100、300、500、700、900：测试装置\n[0043] 110_1~110_n、310_1~310_n、510_1~510_4、710_0~710_n、910_0~910_n：装置转板[0044] 120、320、520、720、920：测试电路\n[0045] 312_1~312_n、512_1~512_4、712_0~712_n、912_0~912_n：第二串行连接器[0046] 314：第一控制模块\n[0047] 314’：第二控制模块\n[0048] 316：传送模块\n[0049] 318：接收模块\n[0050] 322_1~322_n、522_1~522_4、722_0~722_n、922_0~922_n：第一串行连接器[0051] 324、524、724、924：处理单元\n[0052] 326、526、726、926：显示模块\n[0053] 328、728：协议分析模块\n[0054] BUS、C_BUS1~C_BUS12、D_BUS1~D_BUSn、P_BUS1~P_BUSn：总线\n[0055] CB：电路板\n[0056] PC：计算机装置\n[0057] S_SE：串行信号\n[0058] S_SR、S_SR1~S_SRn：测试结果信号\n[0059] S_T：测试信号\n[0060] SKT1~SKTn、SKT1’~SKTn’、SKT1”~SKTn’’：插槽\n[0061] WP_1~WP_n：串行信号线对\n[0062] S200~S210、S400~S416、S600~S604、S606~S614、S806~S816：步骤具体实施方式\n[0063] 本发明实施例提出一种测试装置及电子装置的测试方法，所述的测试装置可通过由两条信号线所组成的串行信号线对提供串行信号来测试待测的电子装置之间的总线是否有断路形成，而不需要分别将对应的线路连接至总线中每一传输通道来分别进行测试，进而使得测试的正确率得以有效地提升。为了使本发明的内容更容易明了，以下特举实施例作为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。\n[0064] 图1为本发明一实施例的测试装置的示意图。测试装置100可用以测试电子装置之间的总线是否有断路形成，并且将有问题的总线的数据显示于屏幕上或者输出至外部的计算机装置，藉以使测试人员可根据所检测到的数据进行除错及分析。请参照图1，测试装置\n100包括装置转板110_1~110_n以及测试电路120。各电子装置10_1~10_n通过专属的装置转板110_1~110_n分别插设至电路板CB的插槽SKT1~SKTn上，而使电子装置10_1~10_n可藉由对应的总线（如BUS）而相互电性连接并据以传递数据，其中n为正整数，且可依据设计需求而改变。测试电路120通过多组串行信号线对WP_1~WP_n分别电性连接装置转板110_1~110_n。其中，测试电路120可依据电子装置10_1~10_n的类型与待测顺序而经由串行信号线对WP_1~WP_n提供串行信号（如串行信号S_SE），藉以测试特定电子装置10_1~10_n之间的总线（如总线BUS）传输通道是否有断路状况。在本实施例中，不同类型的电子装置10_1~10_n例如为中央处理器（CPU）、存储器模块（Dual Inline Memory Module，DIMM）、双倍数据率（Double Data Rate，DDR）存储器装置、串行先进技术连接（Serial Advanced TechnologyAttachment，SATA）储存装置、周边元件内连接（Peripheral ComponentInterconnect，PCI）装置、快捷周边元件内连接（PCI Express，PCI-E）装置以及串行小型计算机系统接口（Serial Attached SCSI，SAS）装置等等。\n[0065] 举例而言，无论待测的电子装置10_1与10_2间的总线BUS具有多少传输通道，操作者仅需将测试电路120通过两组串行信号线对WP_1与WP_2连接至装置转板110_1与110_2，即可测试电子装置10_1与10_2间总线BUS中的每一个传输通道。总而言之，每一组串行信号线对WP_1~WP_n仅包括两条信号线，相较于传统的测试装置必须将对应于各个传输通道的脚位依序接出的方式而言，本实施例的测试装置100大幅地降低了测试的复杂度。\n[0066] 此外，在本实施例中，各个装置转板110_1~110_n之间可根据待测电子装置10_1~\n10_n间的总线传输架构而具有不同的电性连接组态，藉以提供总线外部的信号传输路径。\n[0067] 图2为本发明一实施例的电子装置的测试方法的步骤流程图。请同时参照图1与图\n2，在进行测试时，首先操作者可将装置转板110_1~110_n分别电性连接于对应的电子装置\n10_1~10_n以及对应电子装置10_1~10_n的插槽SKT1~SKTn（步骤S200），亦即将装置转板\n110_1~110_n插设在待测电路板CB的对应插槽SKT1~SKTn上，再将待测电子装置10_1~10_n插设在对应的装置转板110_1~110_n。接着，将装置转板110_1~110_n分别电性连接于多组串行信号线对WP_1~WP_n（步骤S210），藉以使各个装置转板110_1~110_n电性连接至测试电路120，其中装置转板110_1~110_n分别电性连接对应的待测电子装置10_1~10_n。接着，测试电路120会依据电子装置10_1~10_n的类型与待测顺序，经由对应的串行信号线对（如WP_\n1）提供串行信号S_SE给装置转板其中之一（如110_1），并通过对应的串行信号线对（如WP_\n2）回传装置转板其中的另一（如110_2）的反应，藉以测试所述其中的一装置转板与所述其中的另一装置转板所对应的电子装置（如10_1与10_2）间的总线（如总线BUS）传输通道是否有断路状况（步骤S220）。根据上述步骤，操作者可以依序地测试各个电子装置10_1~10_n之间的总线是否有断路的状况。\n[0068] 以测试电子装置10_1与10_2之间的总线BUS为例，测试电路120会先检测待测电子装置10_1与10_2的类型与待测顺序以产生对应的串行信号S_SE。测试电路120经由串行信号线对WP_1将串行信号S_SE传递至装置转板110_1，以使装置转板110_1上的电子装置10_1反应于串行信号S_SE而在总线BUS中的每一传输通道传递测试的信号至电子装置10_2。装置转板10_2会依据电子装置10_2所接收到的信号而回传测试结果信号S_SR至测试电路\n120，因此测试电路120可依据测试结果信号S_SR而判断总线BUS中的每一传输通道是否有断路形成。其中，测试电路120可进一步地将测试结果通过内建或外接的显示模块（未绘示）显示，或是将测试结果的数据汇出至外部的计算机装置以进行分析。\n[0069] 为了更进一步地说明本发明实施例的测试装置的架构，图3为本发明另一实施例的测试装置的示意图。请参照图3，测试装置300包括装置转板310_1~310_n以及测试电路\n320。其中，各待测电子装置10_1~10_n通过专属的装置转板310_1~310_n分别插设至待测电路板CB的对应插槽SKT1~SKTn上，而使电子装置10_1~10_n可藉由对应的总线而相互电性连接并据以传递数据，并且装置转板310_1~310_n分别包括第二串行连接器312_1~312_n、第一控制模块、第二控制模块、传送模块以及接收模块。由于各个装置转板310_1~310_n的结构大致相同，为便于说明，在此以装置转板310_1为例，其中装置转板310_1包括第二串行连接器312_1、第一控制模块314、第二控制模块314’、传送模块316以及接收模块318。\n[0070] 在装置转板310_1中，第一控制模块314电性连接第二串行连接器312_1。传送模块\n316与接收模块318电性连接第一控制模块314与对应的电子装置10_1。第二控制模块314’电性连接第二串行连接器312_1、传送模块316以及接收模块318。其中，第一控制模块314经由第二串行连接器312_1接收来自测试电路320的串行信号S_SE，并且据以控制传送模块\n316与接收模块318的运作。传送模块316受控于第一控制模块314而提供测试信号S_T，以使电子装置10_1藉由特定的总线（如总线BUS）传递测试信号S_T给其它对应的待测电子装置（如电子装置10_2~10_n）。接收模块318接收其它对应的待测电子装置（如电子装置10_2~\n10_n）通过特定的总线（如总线BUS）所传递的测试信号S_T’，并且回传至第一控制模块314，以使第一控制模块314据以产生测试结果信号。\n[0071] 在测试电路320中，处理单元324电性连接第一串行连接器322_1~322_n。显示模块\n326与协议分析模块328分别电性连接处理单元324。其中，各个第一串行连接器322_1~322_n分别经由对应的串行信号线对WP_1~WP_n电性连接装置转板310_1~310_n的第二串行连接器312_1~312_n。其中，处理单元324用以依据电子装置10_1~10_n的类型与待测顺序而产生串行信号S_SE，据以控制装置转板310_1~310_n的信号传递与接收。显示模块326受控于处理单元324，用以显示电子装置10_1~10_n的测试结果。此外，处理单元324亦可将测试结果的相关数据汇出至外部的计算机装置PC，以便于操作者可分析对应的总线传输状态。\n[0072] 详细而言，操作者可预先在各个装置转板310_1~310_n上设定对应的识别码，其中所设定的识别码会分别对应于各个装置转板310_1~310_n上的电子装置10_1~10_n的类型。\n在进行测试时，处理单元324会读取各个装置转板310_1~310_n上的识别码以判断待测的电子装置的类型与待测顺序，并据以提供对应的串行信号S_SE。其中，第一控制模块314会根据串行信号S_SE而得知处理单元324所检测到的电子装置10_1的类型、测试信号S_SE的种类（如直流信号或脉冲信号）、测试信号S_SE的设定值（如频率或脉冲数量）以及测试顺序，因此第一控制模块314可适时控制传送模块316提供相应的测试信号S_T至电子装置10_1。\n换言之，传送模块316所提供的测试信号S_T可为直流信号或脉冲信号，并且第一控制模块\n314可依据串行信号S_SE而设定测试信号S_T的频率与脉冲数量。\n[0073] 此外，根据待测的电子装置的类型不同，处理单元324可设定各个装置转板310_1~\n310_n产生相应的测试结果信号S_SR的方式。例如比对对应的传送模块与接收模块所输出与接收的测试信号以产生测试结果信号，或者比对对应的传送模块与接收模块所输出与接收的测试信号在一定期间内的脉冲数量以产生测试结果信号（此部分于后述实施例中会进一步说明）。\n[0074] 在应用上，处理单元324可利用微控制器（Micro Controller Unit，MCU）与复杂可编程逻辑装置（Complex Programmable Logic Device，CPLD）来实现。其中，微控制器MCU可进行较高阶的信号处理程序，而复杂可编程逻辑装置CPLD可进行较低阶的逻辑运算并且提供多个传输端口与各个第一串行连接器322_1~322_n相互连接，但本发明不仅限于此。\n[0075] 另一方面，由于测试电路320可利用较少的线路与装置转板310_1~310_n进行连接，使得测试电路320可保有较大的设计空间弹性。因此，测试装置300可进一步地分别在装置转板310_1~310_n与测试电路320中加入第二控制模块（如第二控制模块314’）与协议分析模块328，藉以对特定电子装置的总线协议进行分析与除错。\n[0076] 具体而言，第二控制模块314’可用以撷取总线BUS所输出及接收的信号，并且经由第二串行连接器3121回传至协议分析模块328。协议分析模块328在分析第二控制模块314’所撷取的总线BUS所输出及接收的信号后，将分析结果回传至处理单元324。因此，处理单元\n324可将相关的分析结果数据输出至外部的计算机装置PC以令操作者能够进一步地进行验证及除错（debug）。\n[0077] 值得注意的是，分析电子装置的总线协议的功能为设计选择，设计者可依据需求而决定是否加入。换言之，在其他实施例中，装置转板310_1~310_n可不包括第二控制模块，而测试电路320可不包括协议分析模块328。无论装置转板310_1~310_n与测试电路320是否分别包括第二控制模块与协议分析模块328，皆不会影响测试装置有关于测试对应的总线是否有断路状况的功能。\n[0078] 为了更清楚地说明本发明实施例，以下分别就CPU与CPU、CPU与DIMM以及CPU与PCIE装置之间的总线传输测试为例来说明测试装置的测试架构及电子装置的测试方法，但本发明不仅以此为限。此外，在下述实施例中，为了使附图清晰，各个装置转板中仅绘示出对应的第二串行连接器与电子装置，然而下述任一实施例所述的装置转板的架构实质上皆可参照图3实施例所述。\n[0079] 图4为本发明一实施例的测试CPU之间的总线传输的步骤流程图。在本实施例中，CPU之间可藉由例如四元周边接口（QPI）总线来相互传递信号。\n[0080] 请参照图4，首先，在测试进行前，操作者可先在装置转板上设定对应的识别码（步骤S400）。在开始进行测试时，首先将装置转板（如110_1~110_n）分别电性连接于对应的电子装置（如10_1~10_n）以及对应电子装置的插槽（如SKT1~SKTn）（步骤S401），亦即将装置转板插设在待测电路板（如CB）的对应插槽并且将电子装置分别插设在对应的装置转板上。接着，将装置转板电性连接于多组串行信号线对（如WP_1~WP_n）（步骤S402），藉以使各个装置转板电性连接至测试电路，使得测试电路的处理单元分别读取各个装置转板上的识别码以判断待测的电子装置的类型与待测顺序（步骤S404）。\n[0081] 在本实施例中，处理单元会依据所读取的识别码而判断待测的电子装置为所对应的总线为CPU与CPU之间的总线，因此依照待测顺序提供对应的串行信号至所述其中的一装置转板（在此以传送端称之）（步骤S406）。其中，对应接收到串行信号的装置转板会依据串行信号而提供测试信号（步骤S408），其中该测试信号会在传送端的CPU与所述其中的另一装置转板上的CPU之间的总线传递。\n[0082] 接收到测试信号的CPU所对应的装置转板（在此以接收端称之）会依据测试信号在对应的总线的信号传递状态产生测试结果信号（步骤S410），其中所述的信号传递状态即为测试信号在总线中的每一传输通道的传递状态。\n[0083] 在接收端产生对应的测试结果信号后，处理单元会经由对应于接收端的串行信号线对接收测试结果信号（步骤S412），并且据以判断对应的总线中的每一传输通道是否有断路状况（步骤S414）。\n[0084] 换言之，在测试电路提供串行信号至所述其中的一装置转板后，所述其中的另一装置转板会反应于对应的总线的信号传递状态而经由对应的串行信号线对输出测试结果信号至测试电路。测试电路此时会依据测试结果信号判断对应的总线中的每一传输通道是否有断路。\n[0085] 另外，处理单元亦可根据测试结果信号来判断对应的总线中相邻的传输通道是否有短路（步骤S416）。其中，步骤S414与S416可依据设计为同时进行或依序进行，或者单独进行步骤S414或步骤S416，本实施例所示的方法流程仅为一示例，本发明不以此为限。\n[0086] 接着，处理单元可依序地将串行信号提供至每一装置载板以作为传送端，并且令其余的装置载板做为对应的接收端以依序地测试多个CPU之间的总线。换言之，在步骤S416之后，测试方法可重新回到步骤S408以选取另一装置转板作为传送端，直到处理单元判断各个CPU之间的总线传输皆测试完成。\n[0087] 为了更具体地说明CPU之间的总线的测试方法，图5A~5C为本发明不同实施例的测试CPU之间的总线传输的示意图。其中，图5A表示测试装置500测试2个CPU间的总线的测试架构，图5B与5C则是分别表示测试装置500测试不同CPU规格的4个CPU间的总线的测试架构。\n[0088] 请参照图5A，测试装置500包括装置转板510_1与510_2以及测试电路520。装置转板510_1与510_2分别包括对应的第二串行转接器5121与512_2，测试电路520包括第一串行转接器522_1~522_4、处理单元524以及显示模块526，其中CPU1与CPU2之间藉由总线C_BUS1与C_BUS2互相传递信号。此外，装置转板510_1与510_2和测试电路520中的各个构件的功能请参照上述实施例，于此不再赘述。\n[0089] 在本实施例中，装置转板510_1与510_2分别电性连接于待测的CPU1与CPU2，并且装置转板510_1与510_2分别插设在电路板CB的对应的插槽SKT1与SKT2上，以使待测的CPU1与CPU2经由对应的总线C_BUS1与C_BUS2以及电路板CB上的对应的路由线路而相互电性连接。\n[0090] 根据上述步骤，在装置转板510_1与510_2分别通过对应的串行信号线对WP_1与WP_2电性连接至测试电路520后，测试电路520的处理单元524会先读取装置转板510_1与\n510_2上的识别码以判断待测的电子装置为CPU1与CPU2，且测试顺序先为CPU1至CPU2，再为CPU2至CPU1。接着，处理单元524会先将串行信号S_SE提供至装置转板510_1以作为传送端，使得装置转板510_2反应于在总线C_BUS1传递的测试信号而产生并输出测试结果信号S_SR至处理单元524。处理单元524即可依据此测试结果信号S_SR判断CPU1至CPU2的总线C_BUS1间是否有断路或短路形成。\n[0091] 在CPU1至CPU2的测试完成后，处理单元524会改以将串行信号S_SE提供至装置转板510_2以作为传送端，使得装置转板510_1反应于总线C_BUS2的信号传递而输出对应的测试结果信号S_SR至处理单元524。处理单元524依据测试结果信号S_SR判断CPU2至CPU1的总线C_BUS2是否有断路或短路状况。\n[0092] 请参照图5B，在4个CPU（CPU1、CPU2、CPU3及CPU4）的架构下，装置转板510_1~510_4分别电性连接待测的CPU1~CPU4，并且装置转板510_1~510_4分别插设在电路板CB的插槽SKT1~SKT4上。在本实施例中，电路板CB可在各个插槽SKT1~SKT4之间配设有对应的路由线路，使得待测的CPU1~CPU4经由对应的总线以及电路板CB上的对应的路由线路而两两相互电性连接，例如CPU1电性连接CPU2与CPU3，CPU2电性连接CPU4，CPU3电性连接CPU4。\n[0093] 在本实施例的4CPU的架构下，测试电路520仍可藉由前述的测试方式，依序测试两相邻CPU之间的总线C_BUS1~C_BUS8，故与前述相同或相似的部分于此不再赘述。\n[0094] 请参照图5C，本实施例与前述图5B实施例不同之处在于CPU的规格不同而使CPU在主机板上的总线连接方式不相同。因此，在本实施例中，电路板CB可在各个插槽SKT1~SKT4之间配设有对应的路由线路，使得待测的CPU1~CPU4经由对应的总线C_BUS1~C_BUS8以及电路板CB上对应的路由线路而分别电性连接至其余3个CPU，例如CPU1电性连接CPU2CPU4，CPU2电性连接CPU1、CPU3、CPU4，CPU3电性连接CPU1、CPU2、CPU4，CPU4电性连接CPU1~CPU3。\n根据图5B与图5C的实施例，测试装置500可有效地测试任一规格的4CPU架构在电子装置中实际的传输运作。\n[0095] 在本实施例的4CPU的架构下，其测试方式相较于前述图5B实施例，仅是增加了测试CPU1与CPU4之间的总线C_BUS9与C_BUS10，以及CPU2与CPU3之间的总线C_BUS11与C_BUS12，其余的测试方式集架构皆与前述实施例大致相同，故于此不再赘述。\n[0096] 图6A为本发明一实施例的测试CPU与DIMM之间的总线传输的步骤流程图。图7为本发明一实施例的测试CPU与DIMM之间的总线传输的示意图。\n[0097] 请先参照图7，测试装置700包括装置转板710_0~710_n以及测试电路720。装置转板710_0~710_n分别包括对应的第二串行转接器712_0~712_n，测试电路720包括第一串行转接器722_0~722_n、处理单元724、显示模块726以及协议分析模块728，其中CPU与DIMM1~DIMMn之间分别藉由对应的总线D_BUS1~D_BUSn互相传递信号。此外，装置转板710_0~710_n和测试电路720中的各个构件的功能请参照上述实施例，于此不再赘述。\n[0098] 在本实施例中，装置转板710_0~710_n分别电性连接于待测的CPU与DIMM1~DIMMn，并且装置转板710_0分别插设在电路板CB的对应的插槽SKT1与SKT1’~SKTn’上，以使待测的CPU与DIMM1~DIMMn经由对应的总线D_BUS1~D_BUSn以及电路板CB上的对应的路由线路而相互电性连接。\n[0099] 请同时参照图6A与图7，在图6A中，其步骤S400至S404皆于前述图4实施例相同，故于此不再赘述。在处理单元724进行步骤S404之后，处理单元724会依据所读取的识别码而判断待测的电子装置所对应的总线为CPU与DIMM之间的总线D_BUS1~D_BUSn，因此提供对应的串行信号S_SE至对应于CPU的装置转板710_0（步骤S606）。接着，装置转板710_0会依据串行信号S_SE而提供测试信号S_T（步骤S608），其中测试信号会在CPU与DIMM1~DIMMn之间的总线D_BUS1~D_BUSn传递。\n[0100] 接收到测试信号S_T的DIMM1~DIMMn所对应的装置转板710_1~710_n会依据测试信号S_T在对应的总线D_BUS1~D_BUSn的信号传递状态，而分别产生对应的测试结果信号S_SR1~S_SRn（步骤S610），其中所述的信号传递状态即为测试信号S_T在总线D_BUS1~D_BUSn中的每一传输通道的传递状态。\n[0101] 在各个装置转板710_1~710_n分别产生对应的测试结果信号S_SR1~S_SRn后，处理单元724会经由对应的串行信号线WP_1~WP_n依序从装置转板710_1~710n接收测试结果信号S_SR1~S_SRn（步骤S612），并且据以判断对应的总线D_BUS1~D_BUSn中的每一传输通道是否有断路状况（步骤S614）。\n[0102] 换言之，在测试电路720提供串行信号S_SE至对应于CPU的装置转板710_0后，DIMM1~DIMMn的装置转板710_1~710_n会依序反应于对应的总线D_BUS1~D_BUSn间的信号传递状态而分别经由对应的串行信号线对WP_1~WP_n输出测试结果信号S_SR1~S_SRn至测试电路720。测试电路720依据测试结果信号S_SR1~S_SRn判断总线D_BUS1~D_BUSn中的每一传输通道是否有断路状况。\n[0103] 图6B为本发明一实施例的分析DIMM的DRAM总线协议的步骤流程图。在本实施例中，测试装置700可进一步地藉由协议分析模块728来分析DIMM1~DIMMn中的多个DRAM（未绘示）的总线协议。\n[0104] 请同时参照图6B与图7，首先，装置转板710_1~710_n会撷取对应于待测DRAM的总线D_BUS1~D_BUSn输出及接收的信号（步骤S600），此时总线D_BUS1~D_BUSn所传输的信号为符合DRAM总线协议的信号。接着，装置转板710_1~710_n会将所撷取的信号经由对应的串行信号线对WP_1~WP_n而输出至测试电路720的协议分析模块728，以令协议分析模块728分析装置转板710_1~710_n所撷取的信号（步骤S602）。在分析完成后，协议分析模块728可将分析的结果回传至处理单元724的微控制器MCU（步骤S604）。微控制器MCU可进一步地将相关的分析结果数据汇出至外部的计算机装置PC，以便于操作者进行验证及侦错(debug)。\n[0105] 图8为本发明一实施例的测试CPU与PCI-E装置之间的总线传输的步骤流程图。图9为本发明一实施例的测试CPU与PCI-E装置之间的总线传输的示意图。\n[0106] 请先参照图9，测试装置900包括装置转板910_0~910_n以及测试电路920。装置转板910_0~910_n分别包括对应的第二串行转接器912_0~912_n，测试电路920包括第一串行转接器922_0~922_n、处理单元924以及显示模块926，其中CPU与PCI-E装置（后述各个PCI-E装置以PCI-E1~PCI-En表示）之间藉由对应的总线P_BUS1~P_BUSn互相传递信号。此外，装置转板910_0~910_n和测试电路920中的各个构件的功能请参照上述实施例，于此不再赘述。\n[0107] 在本实施例中，装置转板910_0~910_n分别电性连接于待测的CPU与PCI-E1~PCI-En，并且装置转板910_0分别插设在电路板CB的对应的插槽SKT1与SKT1”~SKTn’’上，以使待测的CPU与PCI-E1~PCI-En经由对应的总线P_BUS1~P_BUSn以及电路板CB上的对应的路由线路而相互电性连接。\n[0108] 请同时参照图8与图9，在图8中，其步骤S400至S404皆于前述图4实施例相同，故于此不再赘述。在处理单元924进行步骤S404之后，处理单元924会依据所读取的识别码而判断待测的电子装置所对应的总线为CPU与PCI-E装置之间的总线P_BUS1~P_BUSn（即PCI-E总线）。\n[0109] 在本实施例中，由于PCI-E的总线规格中，其传输路径上具有电容，使得直流的测试信号无法正确的在PCI-E总线传递。因此，当处理单元924检测到所测试的总线为PCI-E总线时，其会提供对应的串行信号S_SE至对应于CPU的装置转板910_0（步骤S806），以使装置转板910_0依据串行信号S_SE而提供为脉冲信号的测试信号S_T（步骤S808），其中测试信号会在CPU与PCI-E1~PCI-En之间的总线P_BUS1~P_BUSn传递。\n[0110] 接收到测试信号S_T的PCI-E1~PCI-En所对应的装置转板910_1~910_n会依据测试信号S_T在对应的总线P_BUS1~P_BUSn的信号传递状态，而分别产生对应的测试结果信号S_SR1~S_SRn（步骤S610）。\n[0111] 更进一步地说，在步骤S610中，各个装置转板910_1~910_n会计数所接收到的测试信号S_T的脉冲数量（步骤S810），并且比对装置转板910_0所提供的测试信号S_T的脉冲数量与对应的装置转板910_1~910_n的计数结果，据以产生测试结果信号S_SR1~S_SRn（步骤S812）。藉由此一比对总线间传送及接收信号的脉冲数量的方式，装置转板910_1~910_n所产生的测试结果信号S_SR1~S_SRn即不会受到传输路径上的电容所影响。\n[0112] 在各个装置转板910_1~910_n分别产生对应的测试结果信号S_SR1~S_SRn后，处理单元924会经由对应的串行信号线WP_1~WP_n依序从装置转板910_1~910_n接收测试结果信号S_SR1~S_SRn（步骤S814），并且据以判断对应的总线P_BUS1~P_BUSn中的每一传输通道是否有断路状况（步骤S816）。\n[0113] 换言之，在此所提及的CPU和PCI-E装置间的总线传输测试与前述的CPU和DIMM间的总线传输测试大致相同。两者间的差异仅在于CPU和PCI-E装置间的总线的测试结果信号藉由计数脉冲形式的测试信号在传送端与接收端的脉冲数量，并加以比对方式而产生。\n[0114] 然而，此一脉冲形式的测试信号以及步骤S810与S812所提及的产生测试结果信号的方法亦可适用于CPU与CPU间以及CPU与DIMM间的总线测试，本发明不以此为限。\n[0115] 此外，当测试信号设定为脉冲信号时，操作者可依据测试的考虑，藉由设定处理单元而调整测试信号的频率与脉冲数量。举例来说，操作者可藉由调整测试信号的频率与一定期间内的脉冲数量而控制对应的总线测试的次数（一个脉冲的测试信号对应产生一次测试结果信号）。因此，所述的测试装置可更进一步地提升了测试的操作弹性以及测试的效率。\n[0116] 上述所述的各个实施例不仅限于单独实施，在另一实施例中，操作者可同时将对应于多个CPU、多个DIMM以及多个PCI-E装置的装置转板通过对应的串行信号线对全部或部分的电性连接至测试电路来进行测试，本发明不以此为限。\n[0117] 综上所述，本发明实施例提出一种测试装置及电子装置的测试方法，所述的测试装置可通过串行信号线对提供串行信号来测试待测的电子装置之间的总线是否有断路形成。由于不需要分别将对应的线路连接至总线中每一传输通道，因此简化了整体测试的架构，进而使得测试的正确率得以有效地提升。此外，根据所述的测试装置，操作者可通过可调频率与可调脉冲数量的测试信号来对电子装置间的总线进行测试，因此可有效地提升测试装置的操作弹性以及测试效率。\n[0118] 虽然本发明已以实施例揭示如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，故本发明的保护范围是以本发明的权利要求为准。