三重阱结构的半导体集成电路的制造方法

发明专利无效专利

申请号：
CN99102810.4
IPC分类号：--
申请日期：
1999-03-05
申请人：
日本电气株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	三重阱结构的半导体集成电路的制造方法
申请号	CN99102810.4	申请日期	1999-03-05
法律状态	放弃专利权	申报国家	中国
公开/公告日	1999-09-15	公开/公告号	CN1228611
优先权	暂无	优先权号	暂无
主分类号	暂无	IPC分类号	暂无查看分类表>
申请人	日本电气株式会社	申请人地址	日本神奈川变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	恩益禧电子股份有限公司	当前权利人	恩益禧电子股份有限公司
发明人	内田哲弥
代理机构	中原信达知识产权代理有限责任公司	代理人	穆德骏;余朦

摘要

半导体集成电路的制造方法。在N型半导体衬底上形成N阱、P阱、元件隔离区后,通过热氧化在整个表面上形成氧化硅膜,用抗蚀剂掩模掩模氧化硅膜的必要区域,随后在N阱和P阱的底部按达到飞越距离程度的注入能量离子注入P型杂质,接着腐蚀除去未被抗蚀剂掩模覆盖区域的氧化硅膜,除去抗蚀剂,再次热氧化整个表面,在覆盖抗蚀剂的区域上形成厚的栅极氧化膜,在未覆盖区域上形成薄的栅极氧化膜,随后按常规工序形成栅电极、源和漏扩散层。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供