半导体器件

1.一种半导体器件，其特征在于，包括：
至少一个半导体芯片，布置在支撑衬底上；
绝缘封装件，封装所述至少一个半导体芯片，其中所述绝缘封装件具有与所述支撑衬底相对的表面；
导电形成物，被电镀在所述表面处上；
其中所述器件在所述器件的相对侧面之间在第一方向上延伸，所述器件的所述相对侧面在横向于所述第一方向的第二方向上延伸，并且在与所述支撑衬底相对的所述表面处具有端部边缘；
导电电镀线，耦接到所述导电形成物，所述导电电镀线朝向所述器件的所述相对侧面的所述端部边缘延伸；以及
电绝缘插入件，在所述器件的所述相对侧面的所述端部边缘处的凹槽中；
其中所述导电电镀线在距所述器件的所述相对侧面一定距离处截止于所述凹槽处，并且具有由所述电绝缘插入件封装的相应端部部分。
2.根据权利要求1所述的半导体器件，其特征在于，所述电绝缘插入件包括热固性绝缘材料层。
3.根据权利要求1所述的半导体器件，其特征在于，所述至少一个半导体芯片以与所述支撑衬底构成传热关系的方式布置在所述支撑衬底上，所述支撑衬底是导热的。
4.根据权利要求1所述的半导体器件，其特征在于，在与所述支撑衬底相对的所述表面处电镀的所述导电形成物被配置成：为布置在所述支撑衬底上的至少一个半导体芯片提供电连接。
5.根据权利要求1所述的半导体器件，其特征在于，提供在所述器件的所述相对侧面的所述端部边缘处的所述凹槽中的所述电绝缘插入件使所述导电电镀线的所述相应端部部分相对于所述器件的所述相对侧面电绝缘。

半导体器件\n技术领域\n[0001] 本说明涉及半导体器件。\n[0002] 一个或多个实施例可以应用于例如，方形扁平无引线(QFN)半导体器件和使用直接铜互连(DCI)技术的其它半导体器件。\n背景技术\n[0003] 使用直接铜互连(DCI)技术(通常也被称为激光直接成型(LDS)技术)制造的半导体器件可以包括“嵌片朝上(slug‑up)”或“管芯焊盘朝上(die‑pad‑up)”封装，其中通过激光激活成型的导电图案随后被镀上导电材料(例如，铜)以提供导电形成物，诸如迹线和焊盘。\n[0004] 在分离独立的器件的单片化步骤期间提供最终被去除的电镀线有助于相关的电镀工艺。\n[0005] 以这种方式，去除在执行切割以用于单片化目的的位置处延伸的那些电镀线，同时使电镀线的剩余部分在半导体器件封装件的侧壁处暴露。\n[0006] 尤其在高电压应用中，电镀线的这些暴露的剩余部分可能导致不期望的爬电距离破坏。在本文中，“爬电”是一现象的当前名称，该现象导致穿过绝缘(介电)材料表面的不期望电流泄漏。\n[0007] 本领域需要解决以上所讨论的问题。\n实用新型内容\n[0008] 鉴于上述问题，本实用新型旨在提供一种半导体器件，该半导体器件可以解决部分电镀线在半导体器件封装件的侧壁处暴露的问题以及由此导致的爬电问题。\n[0009] 一个或多个实施例可以涉及对应半导体器件。\n[0010] 根据本公开的一个或多个方面，提供了一种半导体器件，包括：至少一个半导体芯片，布置在支撑衬底上；绝缘封装件，封装至少一个半导体芯片，其中绝缘封装件具有与支撑衬底相对的表面；导电形成物，被电镀在表面处上；其中器件在器件的相对侧面之间在第一方向上延伸，器件的相对侧面在横向于第一方向的第二方向上延伸，并且在与支撑衬底相对的表面处具有端部边缘；导电电镀线，耦接到导电形成物，导电电镀线朝向器件的相对侧面的端部边缘延伸；以及电绝缘插入件，在器件的相对侧面的端部边缘处的凹槽中；其中导电电镀线在距器件的相对侧面一定距离处截止于凹槽处，并且具有由电绝缘插入件封装的相应端部部分。\n[0011] 在一个或多个实施例中，电绝缘插入件包括热固性绝缘材料层。\n[0012] 在一个或多个实施例中，至少一个半导体芯片以与支撑衬底构成传热关系的方式布置在支撑衬底上，支撑衬底是导热的。\n[0013] 在一个或多个实施例中，在与支撑衬底相对的表面处电镀的导电形成物被配置成：为布置在支撑衬底上的至少一个半导体芯片提供电连接。\n[0014] 在一个或多个实施例中，提供在器件的相对侧面的端部边缘处的凹槽中的电绝缘插入件使导电电镀线的相应端部部分相对于器件的相对侧面电绝缘。\n[0015] 通过简单的视觉检查，根据本说明的实施例制造的半导体器件展现例如，电镀焊盘，其具有填充有由在封装侧面处可见的绝缘材料的(半)沟槽形成的拐角插入件。\n[0016] 通过使用根据本公开的实施例，可以至少解决前述问题的至少一部分，并实现相应的效果，例如有效地解决与封装侧壁处的电镀线部分保持暴露相关的爬电问题，并且采取易于以低成本实现的解决方案来克服爬电距离问题。\n附图说明\n[0017] 现在将参考附图仅以示例的方式描述一个或多个实施例，其中：\n[0018] 图1是在生产独立的半导体器件的单片化步骤之前的制造步骤期间两个半导体器件的相互面对的侧面的平面图，\n[0019] 图2是在生产独立的半导体器件的单片化步骤之后的制造步骤期间两个半导体器件的相互面对的侧面的平面图，\n[0020] 图3是示出包括在本说明的实施例中的步骤的平面图，\n[0021] 图4是沿图3的线IV‑IV的横截面图，\n[0022] 图5是示出包括在本说明的实施例中的步骤的平面图，\n[0023] 图6是沿图5的线VI‑VI的横截面图，\n[0024] 图7是示出包括在本说明的实施例中的步骤的平面图，\n[0025] 图8是沿图7的线VIII‑VIII的横截面图，\n[0026] 图9是在根据本说明的实施例的单片化步骤之后基本上对应于图8的截面图，以及[0027] 图10是横跨根据本说明的实施例制造的半导体器件的部分间断的横截面图。\n具体实施方式\n[0028] 在以下说明中，示出了一个或多个具体细节，其目的在于提供对本说明的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细示出或描述已知的结构、材料或操作，以不混淆实施例的某些方面。\n[0029] 在本说明的架构中对“一实施例”或“一个实施例”的引用旨在表示关于该实施例所描述的特定配置、结构或特性被包括于至少一个实施例中。因此，可以出现在本说明的一个或多个点中的诸如“在实施例中”或“在一个实施例中”之类的短语不一定指代相同的一个实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的配置、结构或特性。\n[0030] 本文中使用的参考仅仅是为了方便而提供的，因此不限定保护范围或实施例的范围。\n[0031] 直接铜互连(DCI)技术(通常也被称为激光直接成型(LDS)技术)已经作为替代诸如，例如方形扁平无引线(QFN)半导体器件之类的半导体器件中的引线接合的方法而被提出。\n[0032] 诸如美国专利申请公开号2018/0342453A1、2020/0203264A1、2020/0321274A1、\n2021/0050226A1以及2021/0050299A1(全部受让给本申请的受让人并通过引用并入本文)之类的文件是该领域中的示例性进展。\n[0033] 通过提供连接半导体芯片和相关联引线框架的铜迹线和通孔，DCI/LDS技术有利于替代引线接合。\n[0034] DCI/LDS技术还有助于生产具有布置在封装件的底侧处的互连和引线的“管芯焊盘朝上(die‑pad‑up)”配置(即，半导体芯片或管芯“面朝下”地布置在器件封装件内)，其可能省去常规引线框架。\n[0035] “管芯焊盘朝上”配置有助于热耗散，可能克服在诸如采用常规“管芯焊盘朝下”配置的诸如QFN器件之类的器件中发生的热管理限制。例如，发现附着在“管芯焊盘朝上(die‑pad‑up)”布置的顶部的外部散热器表现出显著改善的热性能。\n[0036] 无论具体细节如何，在DCI/LDS技术中，通过激光束激活可激光激活模制化合物12来生产导电形成物(例如铜互连件)，该可激光激活模制化合物12对布置在衬底10上的半导体裸片或芯片C进行封装，如图4、图6、图8、图9以及图10中可见。\n[0037] 如所讨论的，例如，在前述内容中引用的共同受让的专利申请公开文件中，激光激活有助于在电镀工艺中生长导电材料(诸如铜)，该电镀工艺可以包括无电镀，随后是电解步骤，以生产具有改善的导电性的“较厚”结构。\n[0038] 这样形成的导电引线以示例方式示出并在图中用14表示。\n[0039] 提供电镀线的方式有利于电镀工艺，该电镀线连接设置有导电形成物以在(电)镀覆工艺中用作阳极的各个位置。\n[0040] 作为本领域中的其他常规项，通常将多个半导体芯片C布置在沿(第一)纵向方向x延伸的细长带状衬底(旨在例如在最终的独立器件中提供所谓的“嵌片”)上来制造半导体器件，其中半导体芯片沿细长衬底10的长度分布。\n[0041] 然后，诸如可激光激活材料12之类的绝缘封装件被设置(模制)到沿衬底10的长度分布的半导体芯片C上。\n[0042] 因此，提供如先前所论述的电镀线，其贯穿旨在生产的独立半导体器件的所有位置。\n[0043] 图1是在生产独立的半导体器件的单片化步骤之前的制造步骤期间两个半导体器件的相互面对的侧面的平面图。\n[0044] 如在图1中示出，这些电镀线可以包括：第一(主)电镀线141，在横向于(第一)纵向方向x的(第二)方向y上延伸穿过带状衬底10；以及第二(次)电镀线142，从第一电镀线141朝向导电形成物14分支。\n[0045] 图2是在生产独立的半导体器件的单片化步骤之后的制造步骤期间两个半导体器件的相互面对的侧面的平面图。\n[0046] 图2是常规单片化步骤的示例，其中带状衬底具有分布在其上并被封装在绝缘封装件12(其中已经设置有导电形成物14)中的半导体芯片C，该带状衬底被切断(切割)以生产独立的半导体器件。\n[0047] 如在图2中示出，此类切割步骤可以用(以本领域技术人员已知的方式)受控的单片化刀片B(在横向于衬底的纵向方向x的方向y上)执行，以便在设置有第一电镀线141的位置处起作用。\n[0048] 以此方式，可去除第一电镀线141。\n[0049] 如在图2中示出，在封装件单片化之后，第二电镀线的剩余部分142a(即第二电镀线142与第一电镀线141的“近端”耦接部分，该耦接部分位于第一电镀线141附近)在由刀片B的切割动作产生的独立半导体器件的侧面处保持暴露。\n[0050] 这些暴露的耦接部分142a电连接到导电形成物14。在高电压(HV)应用的情况下，暴露的耦接部分142a可能具有被施加的高电压，其具有形成爬电问题和/或可能与附近电路和组件短路的风险。“被占据”的印刷电路板或PCB和/或外部(导电)散热器可以是这些电路和组件的示例。\n[0051] 结合图1和图2描绘的问题可以通过尝试如下方式解决：在单片化的独立器件上施加由电绝缘材料形成的厚保形涂层以覆盖第二电镀线142的耦接部分142a。\n[0052] 在PCB安装之后施加的硅基材料可以是此类保形涂层的示例。\n[0053] 可以在器件的整个表面上方喷涂涂层的方式应用保形涂层。这可以使整个封装件上方涂覆有厚的电绝缘(并且同样的热绝缘)层。\n[0054] 特别是在“管芯焊盘朝上(die‑pad‑up)”布置的情况下，此类涂层可能不利地影响器件的热交换性能(例如，向散热器的热传递)。这是由于适用于提供此类保形涂层的材料通常表现出低热导率(小于0.1W/mC°)。\n[0055] 如在图3和随后的图中所示出，在本文示出的方法规划了两步切割工艺，具有封装(第二)电镀线142的暴露的耦接部分142a的中间步骤。\n[0056] 在图3至10中，用相同的附图标记表示了与已经结合图1和2所讨论的部件或元件相同的部件或元件。为了简洁起见，将不再重复对这些部件或元件的详细说明。\n[0057] 图3和图4表示与在图1中示出的情形大体上类似的情形，即：沿着在第一(纵向)方向x上延伸的带状线形细长衬底10的长度分布的多个半导体芯片C(为简化而仅示出两个)，衬底10上的多个半导体芯片C的绝缘封装件12，以及经由电镀(例如，在可激光激活封装件\n12的激光激活或成型之后)设置在绝缘封装件12上的导电形成物14。\n[0058] 此外，如在图3和图4中示出，电镀导电形成物14包括形成导电电镀线，其包括：第一电镀线141，在横向于衬底10的纵向方向x的方向y上延伸；第二电镀线142，从第一电镀线\n141朝向导电形成物14分支，该第二电镀线142具有与第一电镀线141的(近端)耦接部分\n142a。\n[0059] 如先前所论述，一个或多个实施例可以有利地(但非排他性地)应用于(以本领域技术人员本身已知的方式)使用CDI/LDS技术的半导体器件制造中，其中：为细长衬底10上的多个半导体芯片C设置可激光激活的绝缘封装件12；将激光束能量施加到结构导电形成物14和可激光激活绝缘封装件12中的电镀线141、142；并且使导电材料(例如铜)生长到导电形成物14和成型于激光激活绝缘封装件12中的电镀线141、142上。\n[0060] 图4、图6以及图8至图10示出电镀线141和142都位于单个水平上的解决方案，其不以其他方式表示强制性特征。\n[0061] 此外，图4、图6以及图8至图10详细说明了解决方案，其中，如本领域中的其他惯例，在电镀线141、142上方提供以覆盖电镀线为目的的薄附加封装层(示出且未明确引用)。\n[0062] 如在图5和图6中示出，本文所示出的方法包括第一部分：细长衬底10的切割步骤，该细长衬底在其上布置有多个半导体芯片C以及绝缘封装件12。\n[0063] 与在图2中示出的常规单片化步骤(使用具有例如325微米的切割宽度的刀片B执行的单个完整的切割步骤)相比，图3和4中示出的第一切割步骤是部分切割步骤，其去除在横向于衬底10的纵向方向x的方向y上延伸的第一电镀线141。\n[0064] 作为这样的部分切割步骤的结果，在封装件12的表面处形成有在方向y上延伸的沟槽或凹槽16，该方向y横向于其上分布有半导体管芯C的细长带状衬底10的方向x。\n[0065] 以这种方式形成的沟槽或凹槽16具有在其(内)侧壁处暴露的第二电镀线142的耦接部分142a。\n[0066] 无论具体的实施方式选项如何，图5和图6的部分切割步骤都可以通过使用“宽”切割刀片B1来执行，该刀片B1例如是具有450微米切割宽度CW1的刀片。\n[0067] 图7和8是将电绝缘材料18分配到沟槽或凹槽16中(在去除第一电镀线141之后)的可能性的示例。\n[0068] 绝缘材料18可以包括例如，热固性树脂(本领域中已知的任何常规类型的热固性树脂，例如抗蚀剂材料或诸如环氧树脂的非LDS封装模制材料)，该热固性树脂例如经由常规的分配装置(为简化而不可见)以可流动(熔融)状态被分配到沟槽或凹槽16中。\n[0069] 如在图9中示出，在材料18固化之后(例如，经由热或UV固化，如图8中的H所示出和本领域中的其它常规方式)，然后可以使用具有例如325微米的切割宽度CW2的刀片B2完成独立的半导体器件的单片化。\n[0070] 这可以是与在图2中示出为B的切割刀片相同的类型。\n[0071] 刀片B2可以(以本领域技术人员本身已知的方式)被控制以作用于其中填充并固化有绝缘材料18的沟槽或凹槽16的中间平面(理论上的中间平面)。\n[0072] 应当注意的是，图5和图6的第一部分切割步骤(有利地利用诸如B1之类的“宽”刀片来执行)具有在使封装的其余部分基本完整的同时去除第一电镀线141的效果。\n[0073] 在这样的部分(理论上的“半”)切割之后，沟槽或凹槽16被填充有绝缘材料(树脂)\n18，该绝缘材料(树脂)(在沟槽或凹槽16的中间平面处进行固化和最终单片化切割之后)形成第二电镀线142的耦接部分142a的绝缘封装件。\n[0074] 如在图9中示出，此封装件将耦接部分142a与在(最终)单片化之后分离的独立器件100的侧面绝缘，从而有效地抵消先前所论述的与爬电有关的问题。\n[0075] 如在图10中所说明的，该封装效应可以在由图9的(最终)单片化步骤生产的独立半导体器件100的侧面100A、100B中的任一个实现。\n[0076] 因此，如在图10中示出的半导体器件100包括一个(或多个)半导体芯片C，其布置在支撑衬底(“嵌片”10)上并由绝缘封装件12封装，该绝缘封装件具有与支撑衬底10相对的表面，该表面(在图10中朝上)具有电镀在其上的导电形成物14。\n[0077] 如在图10中示出，器件100在器件100的相对侧面100A、100B之间在第一方向x上延伸。\n[0078] 这些相对侧面100A、100B由如在图9中示出的单片化产生，并因此在横向于第一方向x的第二方向(即y)上延伸。\n[0079] 如在图10中示出，器件100的相对侧面100A、100B在其上电镀有导电形成物14的表面(在图10中朝上)处具有端部(拐角)边缘。\n[0080] 如在图10中可见，导电形成物14具有与其耦接的导电线142，该导电线朝向器件\n100的相对侧面100A、100B的耦接部分的边缘延伸。\n[0081] 作为在图5至图9中示出的步骤的结果，由(固化的)绝缘材料18形成的电绝缘插入件设置在器件100的相对侧面100A、100B的端部边缘处。\n[0082] 如在图10中可见，导电线142截止于距器件100的相对侧面100A、100B一定距离处，其中相应耦接部分142a被由材料18形成的电绝缘插入件封装。\n[0083] 如在图10中可见，(多个)半导体芯片C可以以与支撑衬底10构成传热关系(例如，直接抵靠支撑衬底10)的方式布置在支撑衬底(或嵌片10)上。\n[0084] 虽然为了简化而表示为“倒置”，但是图10中所说明的布置可以对应于当前称为“管芯焊盘朝上(die‑pad‑up)”配置的配置，其中器件最终被安装在PCB上，例如，嵌片10朝上并且结构14朝下。\n[0085] 以此方式，电镀在与支撑衬底10相对的封装件12的表面的导电形成物(引线和/或焊盘)14可以被配置为向布置在支撑衬底10上的一个或多个半导体芯片C提供电连接。\n[0086] 支撑衬底10可以(并且当前)被选择为导热性的(例如，金属)，以有利于耗散在器件100的操作期间产生的热。\n[0087] 设置在器件100的相对侧面100A、100B的端部或拐角边缘处的电绝缘插入件18使(第二)导电线142的相应耦接部分142a相对于与器件100的相对侧面100A、100B电绝缘。\n[0088] 简要地说，一个或多个实施例提供方法，该方法可以应用于例如使用DCI技术的嵌片朝上式QFN封装，其中有效地解决了与封装侧壁处的部分电镀线保持暴露相关的爬电问题。\n[0089] 在一个或多个实施例中，通过部分切割来去除在执行单片化切割的位置处延伸的电镀线。由这种部分切割产生的沟槽/凹槽填充有绝缘材料，该绝缘材料为诸如对以其他方式暴露的电镀线部分进行封装的抗蚀剂材料之类。因此，所提供的封装通过采取易于以低成本实现的解决方案来克服爬电距离问题。\n[0090] 在不违背基本原则的情况下，细节和实施例可以相对于仅通过示例描述的内容而变化，甚至显著变化，而不脱离保护范围。\n[0091] 权利要求是本文提供的关于实施例的技术教导的整体部分。\n[0092] 保护范围由所附权利要求确定。