加载中...
首页专利查询专利详情

*来源于国家知识产权局数据,仅供参考,实际以国家知识产权局展示为准

集成电路装置、互连元件晶粒及集成晶片上系统制造方法

发明专利有效专利
  • 申请号:
    CN201911188326.0
  • IPC分类号:H01L25/18;H01L23/48;H01L21/98
  • 申请日期:
    2019-11-28
  • 申请人:
    台湾积体电路制造股份有限公司
著录项信息
专利名称集成电路装置、互连元件晶粒及集成晶片上系统制造方法
申请号CN201911188326.0申请日期2019-11-28
法律状态实质审查申报国家中国
公开/公告日2020-06-05公开/公告号CN111244081A
优先权暂无优先权号暂无
主分类号H01L25/18IPC分类号H;0;1;L;2;5;/;1;8;;;H;0;1;L;2;3;/;4;8;;;H;0;1;L;2;1;/;9;8查看分类表>
申请人台湾积体电路制造股份有限公司申请人地址
中国台湾新竹市新竹科学工业园区力行六路八号 变更 专利地址、主体等相关变化,请及时变更,防止失效
权利人台湾积体电路制造股份有限公司当前权利人台湾积体电路制造股份有限公司
发明人张丰愿;刘钦洲;钱清河;叶政宏;李惠宇;黄博祥;郑儀侃
代理机构北京律诚同业知识产权代理有限公司代理人徐金国
摘要
一种集成电路装置,例如一计算机系统,包括一互连元件晶粒及至少两个附加集成晶片上系统(SystemonIntegratedChip,SOIC)晶粒以面朝面(FacetoFace,F2F)堆叠于该互连元件晶粒上。该互连元件晶粒包括在一表面上的电连接器,以致能连接到和/或多个附加SOIC晶粒之间。该互连元件晶粒包括是一集成扇出结构(IntegratedFanOut,InFO)的至少一重布电路结构及至少一硅穿孔(Through‑SiliconVia,TSV)。该TSV致能于一信号线、电源线或地线之间,从该互连元件晶粒的一相对表面至该重布电路结构和/或电连接器的连结。该附加SOIC晶粒的至少一个堆叠成面朝背(FacetoBack,F2B)的一个三维集成电路(Three‑DimensionalIntegratedCircuit,3DIC)晶粒。

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供