三维存储器及其制备方法

发明专利有效专利

申请号：
CN202110333239.0
IPC分类号：H01L27/11582;H01L27/1157
申请日期：
2021-03-29
申请人：
长江存储科技有限责任公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	三维存储器及其制备方法
申请号	CN202110333239.0	申请日期	2021-03-29
法律状态	实质审查	申报国家	中国
公开/公告日	2021-05-25	公开/公告号	CN112838097A
优先权	暂无	优先权号	暂无
主分类号	H01L27/11582 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L27/00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件（其零部件入H01L 23/00，H01L 29/00至H01L 51/00；由多个单个固态器件组成的组装件入H01L 25/00）〔2，8〕 H01L27/02 包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的〔2〕 H01L27/04 其衬底为半导体的〔2〕 H01L27/10 在重复结构中包括有多个独立组件的〔2〕 H01L27/105 包含场效应组件的〔5〕 H01L27/112 只读存储器结构的〔5〕 H01L27/115 电动编程只读存储器；其多步骤制造方法〔5，2006.01，2017.01〕 H01L27/11563 具有电荷俘获栅极绝缘层的，例如，MNOS，NROM〔2017.01〕 H01L27/11578 以三维布置为特征的，例如，单元胞在不同的高度层〔2017.01〕 H01L27/1158 具有在不同层的源区和漏区的，例如，具有倾斜沟道的〔2017.01〕 H01L27/11582 沟道具有垂直部分的，例如，U形沟道〔2017.01〕	IPC分类号	H;0;1;L;2;7;/;1;1;5;8;2;;;H;0;1;L;2;7;/;1;1;5;7查看分类表>
申请人	长江存储科技有限责任公司	申请人地址	湖北省武汉市东湖新技术开发区未来三路88号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	长江存储科技有限责任公司	当前权利人	长江存储科技有限责任公司
发明人	王迪
代理机构	北京海智友知识产权代理事务所（普通合伙）	代理人	吴京顺

摘要

本申请提供了一种三维存储器及其制备方法。制备方法包括：在衬底上形成叠层结构；形成贯穿叠层结构并延伸至衬底的沟道孔；在沟道孔内形成外延层以及位于外延层上的沟道结构，沟道结构包括功能层和沟道层；移除衬底和外延层以暴露沟道层；以及形成与沟道层接触的导电层。根据该制备方法，从背面引出沟道层，避免了深孔刻蚀工艺，简化了三维存储器的制备方法；利用外延层作为牺牲层，重新引入导电层连接沟道层，保证了三维存储器的可靠性。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供