利用字组电压帮助双MONOS单元写入与抹除的方法及装置

发明专利无效专利

申请号：
CN01140214.8
IPC分类号：G11C7/20;G11C11/34;H01L27/10
申请日期：
2001-12-05
申请人：
哈罗大规模集成电路设计与装置技术公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	利用字组电压帮助双MONOS单元写入与抹除的方法及装置
申请号	CN01140214.8	申请日期	2001-12-05
法律状态	权利终止	申报国家	中国
公开/公告日	2002-09-04	公开/公告号	CN1367490
优先权	暂无	优先权号	暂无
主分类号	G11C7/20 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C7/00 数字存储器信息的写入或读出装置（G11C 5/00优先；用于采用半导体器件的存储器的辅助电路入G11C 11/4063，G11C 11/413，G11C 11/4193）〔2，5〕 G11C7/20 存储器单元初始化电路，例如当加电或断电时的存储器清除，潜像存储器〔7〕	IPC分类号	G;1;1;C;7;/;2;0;;;G;1;1;C;1;1;/;3;4;;;H;0;1;L;2;7;/;1;0查看分类表>
申请人	哈罗大规模集成电路设计与装置技术公司	申请人地址	美国纽约变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	哈娄利公司	当前权利人	哈娄利公司
发明人	大仓世纪;大仓智子;齐藤智也
代理机构	北京三友知识产权代理有限公司	代理人	马娅佳

摘要

在习知技术中，在位元散布端接上正偏压及在控制闸极接上负偏压，抹除双MONOS记忆体上的资料，另一字组闸极与基质端则接地，由于控制闸极通道长度较短，只有载体逸出长度的数倍，相邻于控制闸极的字组闸极通道之电压，会影响抹除的特性及速度，将字组闸极接上一负电压可增进抹除的速度，而字组闸极接上一正电压时，会降低抹除速度，藉有效的对记忆体阵列作偏压，在无区域损失的情况下，可抹除字组线或甚至是单一记忆体单元，与习知中藉三重井区或物理的区块阻隔来达到抹除区块，而在不需对基质作偏压及对字组线电压程式干扰保护下，抹除接近F-N通道亦包括于本发明中。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供