混合式自我测试电路结构

发明专利有效专利

申请号：
CN201010144315.5
IPC分类号：G06F11/27;G11C29/00
申请日期：
2010-04-09
申请人：
厚翼科技股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	混合式自我测试电路结构
申请号	CN201010144315.5	申请日期	2010-04-09
法律状态	暂无	申报国家	中国
公开/公告日	2011-10-12	公开/公告号	CN102214486A
优先权	暂无	优先权号	暂无
主分类号	G06F11/27 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F11/00 错误检测；错误校正；监控（在基于记录载体和传感器之间的相对运动而实现的信息存储中的错误检测、校正或监控所用的方法或装置入 G11B 20/18；监控，即，监控记录或重现的进程入G11B 27/36；静态存储中所用的方法或装置入G11C29/00）〔1，4，2006.01〕 G06F11/22 在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位〔3，2006.01〕 G06F11/26 功能检验〔3〕 G06F11/27 内插检验〔6〕	IPC分类号	G;0;6;F;1;1;/;2;7;;;G;1;1;C;2;9;/;0;0查看分类表>
申请人	厚翼科技股份有限公司	申请人地址	中国台湾新竹县竹北市台元一街6号七楼之5 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	芯测科技股份有限公司	当前权利人	芯测科技股份有限公司
发明人	邢育肇;邓力铭
代理机构	北京三友知识产权代理有限公司	代理人	汤在彦

摘要

本发明公开一种混合式自我测试电路结构，具有复数个输入端与复数个输出端，用以测试复数个内存单元，其中，该电路结构包含第一阶功能单元，根据来自外部的一外部控制信号，用以使得与该第一阶功能单元电连接的复数个第一输出端分别地输出一输出信号；复数个第二阶功能单元，接收该输出信号并根据该输出信号对应地产生一测试信号，并输出至这些内存单元；并列式接口并列地设置在该第一阶功能单元与这些第二阶功能单元的至少其一之间；以及串行式接口串行地设置在该第一阶功能单元与这些第二阶功能单元的至少其一之间。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供