一种NANDFlash到FPGA内部块RAM的缓存方法

发明专利无效专利

申请号：
CN201710900372.3
IPC分类号：G06F13/16;G06F13/28
申请日期：
2017-09-28
申请人：
西安交通大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种NANDFlash到FPGA内部块RAM的缓存方法
申请号	CN201710900372.3	申请日期	2017-09-28
法律状态	撤回	申报国家	中国
公开/公告日	2018-02-23	公开/公告号	CN107729269A
优先权	暂无	优先权号	暂无
主分类号	G06F13/16 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕 G06F13/14 对互连或传送请求的处理〔4〕 G06F13/16 关于访问存储器总线的（G06F 13/28优先）〔4〕	IPC分类号	G;0;6;F;1;3;/;1;6;;;G;0;6;F;1;3;/;2;8查看分类表>
申请人	西安交通大学	申请人地址	陕西省西安市碑林区咸宁西路28号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	西安交通大学	当前权利人	西安交通大学
发明人	陶涛;林盛;梅雪松;赵飞;王军平
代理机构	西安通大专利代理有限责任公司	代理人	王艾华

摘要

本发明公开了一种NANDFlash到FPGA内部块RAM的缓存方法，MCU读写NANDFlash的过程中，利用FPGA强大的逻辑运算和方便的时序电路设计能力，分频时钟避免了读取NANDFlash的时钟和写入BRAM的时钟冲突。通过数据缓存的方式，将读取的2个8位数据拼接成写入BRAM的16位数据，在DMA写指令下，将锁存的数据写入BRAM中。自动的地址累加保证了写入数据地连续性，当快速读取BRAM数据时，在MCU的控制指令下，将BRAM中的数据传送给下位机。利用FPGA作为中间桥梁，简化了硬件电路结构，降低了成本，解决了MCU读取NANDFlash数据占用内存的问题，从而减轻了MCU的负荷。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供