SOC软硬件一体化设计验证方法

发明专利无效专利

申请号：
CN200610021608.8
IPC分类号：G06F17/50
申请日期：
2006-08-17
申请人：
电子科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	SOC软硬件一体化设计验证方法
申请号	CN200610021608.8	申请日期	2006-08-17
法律状态	权利终止	申报国家	中国
公开/公告日	2007-03-14	公开/公告号	CN1928877
优先权	暂无	优先权号	暂无
主分类号	G06F17/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F17/00 特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法〔6〕 G06F17/50 计算机辅助设计（静态存储的测试电路的设计入G11C 29/54）〔6，8〕	IPC分类号	G;0;6;F;1;7;/;5;0查看分类表>
申请人	电子科技大学	申请人地址	四川省成都市建设北路一段4号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	电子科技大学	当前权利人	电子科技大学
发明人	李平;廖永波
代理机构	暂无	代理人	暂无

摘要

SOC软硬件一体化设计验证方法，涉及集成电路设计技术领域，特别涉及SOC(system-on-a-chip片上系统)的设计验证技术。包括以下步骤a、初始化；b、软件侧向硬件侧发送激励数据包；c、硬件侧根据激励数据包进行仿真处理，将处理结果发回软件侧，并为软件侧接收；d、循环步骤b-c直到仿真结束；其特征在于，所述步骤a为软件侧通过向硬件侧发送两个数据包，其中第一个数据包中包含硬件侧寄存器的配置信息，通过对硬件侧的寄存器写入相应的值，第二个数据包中对每一个数据位的输入输出方向进行定义。本发明使软硬件仿真过程能同步，并精确到时钟周期的对设计进行验证。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
1	CN1489198A	2004-04-14	2003-01-27	在芯片设计的验证中建立无限测试矢量的方法失效专利	四川南山之桥微电子有限公司
2	CN1560646A	2005-01-05	2004-02-26	一种快速的集成电路测试流程优化方法有效专利	中国科学院计算技术研究所

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供