先进先出缓冲器

发明专利无效专利

申请号：
CN200880016077.0
IPC分类号：G06F5/12
申请日期：
2008-05-14
申请人：
NXP股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	先进先出缓冲器
申请号	CN200880016077.0	申请日期	2008-05-14
法律状态	权利终止	申报国家	中国
公开/公告日	2010-03-24	公开/公告号	CN101681249
优先权	暂无	优先权号	暂无
主分类号	G06F5/12 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F5/00 无须改变所处理的数据的位数或内容的数据变换的方法或装置〔4〕 G06F5/06 用于改变数据流速度的，即速度调整的 G06F5/10 具有每个位置都可以单独进行入列或出列操作的存储位置序列，例如用随机存取存储器〔8〕 G06F5/12 填充度监测方法；解决冲突的方法，即同时入列和出列之间产生的冲突〔8〕	IPC分类号	G;0;6;F;5;/;1;2查看分类表>
申请人	NXP股份有限公司	申请人地址	荷兰艾恩德霍芬变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	NXP股份有限公司	当前权利人	NXP股份有限公司
发明人	约翰内斯·布恩斯特拉;森达拉瓦拉丹·兰加拉让;拉金德拉·库马尔
代理机构	中科专利商标代理有限责任公司	代理人	王波波

摘要

一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器电路。该电路包括：FIFO存储器(10)；写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指针电路(16)控制被写入数据的存储单元；以及读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针电路控制从其中读取数据的存储单元。读取指针电路和写入指针电路都使用格雷编码。存储器电路还包括复制写入指针电路(30)，其写入指针地址与写入指针电路(16)同步地加1，并且其起始写入地址被选择为使得复制写入指针地址比写入指针电路地址落后对应于FIFO存储器(10)大小的多个地址存储单元。比较器(34)将读取指针电路地址与复制写入指针电路地址进行比较以确定FIFO存储器的满状态。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供