车辆通信网络数据转换网关

暂无

车辆通信网络数据转换网关\n技术领域\n[0001] 本实用新型涉及通信网络技术领域，特别是涉及一种车辆通信网络数据转换网关。\n背景技术\n[0002] 多功能车辆总线(MVB，Multifunctional Vehicle Bus)是将位于同一车辆，或固定重联的不同车辆中的标准设备连接到列车通信网络上的车辆总线。MVB采用主-从方式，对介质的访问由总线上唯一的主设备集中控制。主设备将总线的带宽分为两部分，即周期性的固定分配的部分(周期相)和按需分配的部分(偶发相)。周期相传送过程数据，偶发相传送消息数据。MVB中的设备按功能可以分为0～5类共6种类型，其中，0类设备不具有数据通信能力，主要包括中继器和总线耦合器等；1类设备具有过程数据处理能力和设备状态响应能力；2～5类设备除具有1类设备的功能外，还具有消息数据处理能力，其中第4类和第5类设备还具有总线管理能力，可以作为总线主设备使用。MVB协议遵循的国际标准是IEC61375，即列车通信网络(TCN，Train Communication Network)标准。\n[0003] 高级数据链路控制(HDLC，High-Level Data Link Control)协议是一个在同步网上传输数据、面向比特的数据链路层协议，HDLC确保传送到下一层的数据在传输过程中能够准确地被接收(也就是差错释放中没有任何损失并且序列正确)；HDLC的另一个重要功能是流量控制，一旦接收端收到数据，便能立即进行传输。HDLC的协议标准是ISO 13239，其物理层通常采用RS485接口，在工业控制领域，HDLC通常表示运行在RS485基础上的HDLC。\n[0004] 在TCN网络中，除MVB网元外，还存在应用比较广泛的HDLC网元，但现有技术还没有MVB转HDLC的网关产品；另外，虽然有MVB转通用异步收/发装置(UART，Universal Asynchronous Receiver/Transmitter)的RS485网关产品，但是URAT-RS485和HDLC的硬件结构和软件配置都不相同，不具备HDLC的相关功能。因此，需要本领域技术人员迫切解决的一个技术问题就是：如何提供一种方法，可实现MVB与HDLC网元之间的互相转换，从而实现具有不同通信协议的产品之间的互联互通。\n实用新型内容\n[0005] 本实用新型所要解决的技术问题是提供一种车辆通信网络数据转换网关，可解决具有不同通信协议的产品之间的互联互通问题。\n[0006] 为了解决上述问题，本实用新型公开了一种车辆通信网络数据转换网关，包括第一通信协议转换模块、接口控制模块和第二通信协议转换模块，其中：所述第一通信协议转换模块用于将接收到的所述第一通信协议数据进行解码，并将解码数据提交所述接口控制模块；以及，请求所述接口控制模块读取解码数据，并按所述第一通信协议的格式要求进行编码后发送出去；所述第二通信协议转换模块用于将接收到的所述第二通信协议数据进行解码，并将解码数据提交所述接口控制模块；以及，请求所述接口控制模块读取解码数据，并按所述第二通信协议的格式要求进行编码后发送出去；所述接口控制模块用于接收所述第一通信协议转换模块和/或第二通信协议转换模块提交的解码数据，并按先进先出的方式写入数据缓存区；以及，根据第一通信协议转换模块和/或第二通信协议转换模块的请求，从数据缓存区按先进先出的方式读取解码数据。\n[0007] 优选的，还包括第一通信协议网络接口和第二通信协议网络接口，所述第一通信协议网络接口用于将所述网关连接至第一通信协议网元，所述第二通信协议网络接口用于将所述网关连接至第二通信协议网元。\n[0008] 优选的，第一通信协议网络接口为多功能车辆总线物理接口；所述第一通信协议转换模块具体包括曼彻斯特编解码器、数据帧写入控制单元、数据帧读取控制单元，其中：\n所述曼彻斯特编解码器用于从所述多功能车辆总线物理接口接收曼彻斯特码数据，解码并删除帧头帧尾后，将解码数据提交所述数据帧写入控制单元；以及，依据所述数据帧读取控制单元的请求，将解码数据转换为曼彻斯特码并附加主帧头和帧尾、或从帧头和帧尾后，发送至所述多功能车辆总线物理接口；所述数据帧写入控制单元用于接收所述曼彻斯特编解码器提交的解码数据，作为主帧数据提交所述接口控制模块，然后在预设的解码时间范围内循环从所述曼彻斯特编解码器读取所述解码数据，并作为从帧数据顺序提交所述接口控制模块；所述数据帧读取控制单元用于从所述接口控制模块读取解码数据，作为主帧提交所述曼彻斯特编解码器，然后在预设的编码时间范围内循环从所述接口控制模块读取所述解码数据，并作为从帧数据顺序提交所述曼彻斯特编解码器。\n[0009] 优选的，第二通信协议网络接口为高级数据链路控制协议接口，所述第二通信协议控制模块具体包括数据解码单元、串并转换控制单元、并串转换控制单元和数据编码单元，其中：所述数据解码单元用于从所述高级数据链路控制协议接口接收高级数据链路控制协议数据，检测并删除标志字“0”后，作为解码数据提交所述串并转换控制单元；所述串并转换控制单元用于接收所述数据解码单元提交的解码数据，进行串并转换后提交所述接口控制模块；所述并串转换控制单元用于从所述接口控制模块读取解码数据，进行并串转换后提交所述数据编码单元；所述数据编码单元用于接收所述并串转换控制单元提交的解码数据，插入标志字“0”后，发送至所述高级数据链路控制协议接口。\n[0010] 优选的，所述网关还包括校验控制模块，用于应所述数据帧写入控制单元和/或串并转换控制单元的请求对所述解码数据进行校验，以及，应所述数据帧读取控制单元和/或并串转换控制单元的请求为解码数据附加校验码。\n[0011] 优选的，所述第二通信协议转换模块还包括全局时钟单元，用于统一所述数据解码单元、串并转换控制单元、并串转换控制单元和数据编码单元的时序。\n[0012] 优选的，所述第一通信协议转换模块、接口控制模块和第二通信协议转换模块采用现场可编程门阵列电路实现；所述接口控制模块还设置有CPU连接接口，用于传递所述第一通信协议转换模块和第二通信协议转换模块向CPU发出的请求。\n[0013] 与现有技术相比，本实用新型具有以下优点：\n[0014] 本实用新型通过将一种通信协议数据解码后再编码成另一种通信协议数据，可实现具有不同通信协议网元之间的互联互通。\n[0015] 在本实用新型优选实施方式中，通过曼彻斯特编解码器，将MVB数据帧编解码后，可在数据链路层实现MVB协议与TCN网络中其他通信协议(如HDLC)的互通，解决了现有TCN网络中MVB网元与其他通信协议网元之间不能互相控制的问题，可大大提高列车的总体控制能力。\n[0016] 在本实用新型优选实施方式中，网关的各功能模块采用现场可编程门阵列(FPGA，Field-Programmable Gate Array)电路实现，首先，可通过倍频外部时钟的方式提高网关的处理速度；其次，可利用FPGA丰富的I/O资源，实现与多种网元设备的连接；第三，网关内的各功能模块可并发运行，进一步保障了网关的高性能运行。\n附图说明\n[0017] 图1是本实用新型车辆通信网络数据转换方法一实施例流程图；\n[0018] 图2-a是本实用新型MVB数据转换为HDLC数据的方法具体实施例流程图；\n[0019] 图2-b是本实用新型HDLC数据转换为MVB数据的方法具体实施例流程图；\n[0020] 图3是本实用新型车辆通信网络数据转换网关一实施例的结构框图；\n[0021] 图4是本实用新型MVB和HDLC数据转换网关具体实施例的结构框图。\n具体实施方式\n[0022] 为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。\n[0023] 本实用新型的核心构思之一在于，针对TCN网络中采用的主要网络通信协议(MVB和HDLC)的特点，对接收到的网络数据进行解码、校验后缓存，然后，再从缓存区中的读取解码数据，附加校验码后，根据转换后网络通信协议的特点编码、发送，从而在数据链路层实现TCN网络中不同网络协议的网元之间互联互通。\n[0024] 参照图1，示出了本实用新型车辆通信网络数据转换方法一实施例的流程，转换前后的车辆通信网络数据分别为数据链路层的第一通信协议数据和第二通信协议数据，转换方法具体包括以下步骤：\n[0025] 步骤S101：将接收到的第一通信协议数据安装第一通信协议格式进行解码，并将解码后的解码数据写入数据缓存区；\n[0026] 步骤S102：从数据缓存区读取解码数据，按第二通信协议格式要求进行编码后发送出去。\n[0027] 在本实用新型的优选实施例中，写入数据缓存区和从数据缓存区读取数据的控制方式为先进先出方式。\n[0028] 下面，具体以TCN网络中广泛使用的MVB和HDLC数据链路层数据之间的转换为例，说明车辆通信网络数据转换方法。\n[0029] 参照图2-a，示出了MVB数据转换为HDLC数据的流程，具体包括：\n[0030] 步骤S201：曼彻斯特编解码器通过MVB接口检测并收到多功能车辆总线的主帧数据，解码后生成解码数据，写入临时缓存区；\n[0031] MVB数据链路层数据以帧为基本单位，除帧头帧尾外，MVB数据帧中其他部分全部为标准的曼彻斯特码。MVB数据帧分为主帧和从帧，其帧头有不同的编码，而帧尾均为\n0.75BT+125nS的低电平。\n[0032] 步骤S202：在预设的解码时间范围内循环读取所述曼彻斯特编解码器接收并解码后生成的解码数据，作为上述主帧数据的从帧数据顺序写入临时缓存区；\n[0033] 在本优选实施例中，预设的解码时间为1.3毫秒，也就是说，认定曼彻斯特编解码器在1.3毫秒内收到的数据，为前述主帧数据的从帧数据。\n[0034] 步骤S203：对临时缓存区内的数据进行CRC校验，若所有数据都无CRC错误，则将临时缓存区内的数据依次按先进先出的控制方式写入数据缓存区；\n[0035] 步骤S204：从数据缓存区读取解码数据，进行并串转换，然后在每个预设位长的数据后附加自身产生的CRC校验码；\n[0036] 在本优选实施例中，预设位长为64，当解码数据的位长大于64时，每隔64位附加一个8位的CRC校验码；当解码数据的位长小于或等于64时，在解码数据的末尾附加一个\n8位的CRC校验码。\n[0037] 步骤S205：在添加了CRC校验码的数据中插入标志字“0”后生成HDLC数据，发送至HDLC接口。\n[0038] 参照图2-b，示出了HDLC数据转换为MVB数据的流程，具体包括：\n[0039] 步骤S221：从HDLC接口接收HDLC数据，检测并删除标志字“0”后生成解码数据；\n[0040] 步骤S222：判断上述解码数据是否没有CRC错误，若是，则转步骤223；\n[0041] 步骤S223：将上述解码数据进行串并转换后写入数据缓存区；\n[0042] 步骤S224：启动曼彻斯特编解码器，从数据缓存区读取预设长度的解码数据，转换为曼彻斯特码，并添加主帧帧头和帧尾后作为主帧数据发送至MVB接口；\n[0043] 步骤S225：在预设的编码时间范围内循环从数据缓存区读取预设长度的数据，转换为曼彻斯特码，并添加从帧帧头和帧尾后作为从帧数据发送至MVB接口。\n[0044] 在本优选实施例中，预设的编码时间为2～6微秒，也就是说，认定曼彻斯特编解码器在2～6微秒时间内从数据缓存区获得并转换为曼彻斯特码的数据，为前述主帧数据的从帧数据；另外，预设位长为64，当解码数据的位长大于64时，每隔64位附加一个8位的CRC校验码；当解码数据的位长小于或等于64时，在解码数据的末尾附加一个8位的CRC校验码。\n[0045] 对于前述的各方法实施例，为了描述简单，故将其都表述为一系列的动作组合，但是本领域的技术人员应该知悉，本实用新型并不受所描述的动作顺序的限制，因为根据本实用新型，某些步骤可以采用其他顺序或同时执行。其次，本领域技术人员也应该知悉，上述方法实施例均属于优选实施例，所涉及的动作和模块并不一定是本实用新型所必须的。\n[0046] 参照图3，示出了本实用新型车辆通信网络数据转换网关一实施例的结构框图，具体包括以下模块：\n[0047] 第一通信协议转换模块31：用于将从第一通信协议网络接口34接收到的第一通信协议数据进行解码，并将解码数据提交接口控制模块33；以及，请求接口控制模块33读取解码数据，并按第一通信协议格式的要求进行编码后发送至第一通信协议网络接口34；\n[0048] 第二通信协议转换模块32：用于将从第二通信协议网络接口35接收到的第二通信协议数据进行解码，并将解码数据提交接口控制模块33；以及，请求接口控制模块33读取解码数据，并按第一通信协议格式的要求进行编码后发送至第二通信协议网络接口35；\n[0049] 接口控制模块33：用于接收第一通信协议转换模块31和第二通信协议转换模块\n32提交的解码数据，并按先进先出的方式写入数据缓存区；以及，根据第一通信协议转换模块31和第二通信协议转换模块32的请求，从数据缓存区按先进先出的方式读取解码数据；\n[0050] 第一通信协议网络接口34：用于建立车辆通信网络数据转换网关与第一通信协议网元的连接，将第一通信协议转换模块31发送的数据提交至第一通信协议网元，以及，将第一通信协议网元发送的数据提交至第一通信协议转换模块31；\n[0051] 第二通信协议网络接口35：用于建立车辆通信网络数据转换网关与第二通信协议网元的连接，将第二通信协议转换模块32发送的数据提交至第二通信协议网元，以及，将第二通信协议网元发送的数据提交至第二通信协议转换模块32。\n[0052] 下面，具体以TCN网络中广泛使用的MVB和HDLC网络数据之间的转换，并以CPU和FPGA电路板作为主要元器件的具体实现方式为例，说明MVB和HDLC转换网关的结构和工作流程，其中的图4示出了MVB和HDLC转换网关的结构框图，包括FPGA41、MVB接口42、HDLC接口43和CPU44，其中：\n[0053] MVB接口42：用于建立MVB和HDLC转换网关与MVB总线的连接，将MVB转换模块\n411发送的数据提交至MVB总线，以及，将来自MVB总线的MVB网络数据提交至MVB转换模块411；\n[0054] HDLC接口43：用于建立MVB和HDLC转换网关与HDLC网元的连接，将HDLC转换模块412发送的HDLC网络数据提交至HDLC网元，以及，将来自HDLC网元的HDLC网络数据提交至HDLC转换模块412；\n[0055] CPU44：用于接收并处理MVB转换模块411和HDLC转换模块412通过接口控制模块413提交的处理请求；\n[0056] FPGA41：用于实现MVB与HDLC数据之间的转换，包括MVB转换模块411、HDLC转换模块412、接口控制模块413、校验控制模块414和存储器415。\n[0057] MVB转换模块411用于将来自MVB接口42的MVB数据帧解码后转换为数据链路层数据、请求校验控制模块414对解码数据进行CRC校验、然后将通过校验的解码数据提交接口控制模块413，以及，将通过接口控制模块413从数据缓存区读取的解码数据、请求校验控制模块414附加CRC校验码、再转换为MVB数据帧后提交MVB接口42；\n[0058] HDLC转换模块412用于将来自HDLC接口43的HDLC数据检测并删除标志字“0”、对解码数据进行CRC校验、再将通过校验的解码数据进行串并转换后提交接口控制模块\n413，以及，将通过接口控制模块413从数据缓存区读取的解码数据进行并串转换、附加CRC校验码、插入标志字“0”后提交HDLC接口43；\n[0059] 接口控制模块413用于接收MVB转换模块411和HDLC转换模块412提交的解码数据，并按先进先出的方式写入数据缓存区；以及，根据MVB转换模块411和HDLC转换模块\n412的请求，从数据缓存区按先进先出的方式读取解码数据；\n[0060] 校验控制模块414用于为MVB转换模块411和HDLC转换模块412提供CRC校验服务，以及，应MVB转换模块411和HDLC转换模块412请求为解码数据生成和附加CRC校验码。\n[0061] 存储器415用于为接供数据缓存区提供存储空间。\n[0062] MVB转换模块411具体包括曼彻斯特编解码器4111、数据帧写入控制单元4112和数据帧读取控制单元4113，其中：\n[0063] 曼彻斯特编解码器4111由编码器和解码器两部分组成，编码器用于将数据帧读取控制单元4113提交的数据转换为曼彻斯特码，并加上相应的帧头和帧尾后发送至MVB接口42；解码器用于通过MVB接口42监测线路电平的下降沿，并将其作为每一个帧的开始，判断帧头数据正确后，对其后的曼彻斯特码数据进行解码，转换为正常的数据链路层逻辑数据后作为解码数据提交给数据帧写入控制单元4112；\n[0064] 数据帧写入控制单元4112用于接收曼彻斯特编解码器4111提交的解码数据，作为主帧数据提交至接口控制模块413，然后将对应的端口设置“端口有效标志”，并在预设的解码时间范围内(1.3毫秒)循环从曼彻斯特编解码器4111读取解码数据，并作为从帧数据顺序提交至接口控制模块413；在将解码数据提交至接口控制模块413之前，数据帧写入控制单元4112首先要对解码数据进行CRC校验，方法是：数据帧写入控制单元4112从曼彻斯特编解码器4111读取解码数据后，先写入临时缓冲区，每经过一个规定的位长，都读入一个8位的CRC校验码，并将该校验码提交至校验控制模块414进行CRC校验，若没有通过CRC校验，则设置“信号错误”标志；若所有解码数据均没有CRC错误，则将临时缓冲区内的数据依次提交接口控制模块413；否则，临时缓存区内的数据不提交接口控制模块413；\n[0065] 数据帧读取控制单元4113用于请求接口控制模块413从数据缓存区读取解码数据，作为主帧数据提交至曼彻斯特编解码器4111，然后在预设的编码时间范围内(2～6微秒)循环从接口控制模块413读取解码数据，并作为从帧数据顺序提交曼彻斯特编解码器\n4111；数据帧读取控制单元4113在将主帧数据和从帧数据提交曼彻斯特编解码器4111之前，每经过一个规定的位长(如64位)，都要请求校验控制模块414附加一个8位的CRC校验码(对大于规定位长的数据，每隔一个规定的位长，附加一个8位的CRC校验码；对小于规定位长的数据，仅在数据末尾附加一个8位的CRC校验码)。\n[0066] HDLC转换模块412具体包括数据解码单元4121、串并转换控制单元4122、并串转换控制单元4123、数据编码单元4124和全局时钟4125，其中：\n[0067] 数据解码单元4121用于从HDLC接口43接收数据链路层的HDLC数据，检测并删除标志字“0”后，作为解码数据提交至串并转换控制单元4122；\n[0068] 串并转换控制单元4122用于接收数据解码单元4121提交的解码数据，请求校验控制模块414进行CRC校验，然后，将通过CRC校验的解码数据进行串并转换后，提交至接口控制模块413；\n[0069] 并串转换控制单元4123用于请求接口控制模块413从数据缓冲区读取解码数据，进行并串转换后，请求校验控制模块414附加CRC校验码，然后提交至数据编码单元4124；\n[0070] 数据编码单元4124用于接收并串转换控制单元4123提交的解码数据，插入标志字“0”后，发送至HDLC接口43。\n[0071] 全局时钟4125用于统一数据解码单元4121、串并转换控制单元4122、并串转换控制单元4123和数据编码单元4124的时序，以达到最低的时钟抖动和延迟。\n[0072] 需要说明的是，上述装置实施例属于优选实施例，所涉及的模块和单元并不一定是本实用新型所必须的。另外，上述MVB转换模块411、HDLC转换模块412还可用专用MVB控制芯片和HDLC控制芯片代替FPGA来实现。\n[0073] 本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于本实用新型的装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。\n[0074] 以上对本实用新型所提供的一种车辆通信网络数据转换网关及其转换方法进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。