用于制造第III族氮化物半导体发光器件的方法

1.一种用于制造第III族氮化物半导体发光器件的方法，所述第III族氮化物半导体发光器件具有在衬底的主表面上的第III族氮化物半导体层，所述方法包括：
形成发光层，所述形成发光层还包括以下步骤：
形成势垒层，所述势垒层包含AlGaN；
在所述势垒层上形成阱层，所述阱层包含InGaN；
在所述阱层上形成盖层，所述盖层包含厚度在 至 范围内的GaN；以及重复形成所述势垒层，所述阱层和所述盖层；
其中形成所述势垒层时的衬底温度比形成所述阱层时的衬底温度高出落在从65℃至
135℃的范围内的任意温度；以及
其中在形成所述发光层时，将在所述发光层的底表面处测得的平均凹坑直径调整为落在50nm至170nm的范围内；以及
其中在形成所述发光层时，通过在形成所述势垒层时的温度上升期间用所述盖层部分填充进所述凹坑的内部而将在所述发光层的顶表面处测得的平均凹坑直径调整为落在
120nm至250nm的范围内。
2.根据权利要求1所述的用于制造第III族氮化物半导体发光器件的方法，其中在形成所述盖层时，将所述盖层的分解和扩散速度调整为落在 /秒至 /秒的范围内。
3.根据权利要求1或2所述的用于制造第III族氮化物半导体发光器件的方法，其中在形成所述发光层时，保留至少 或更大厚度的所述盖层，并且在所保留的盖层上形成所述势垒层。
4.根据权利要求1或2所述的用于制造第III族氮化物半导体发光器件的方法，其中在形成所述发光层时，将所述发光层的总厚度调整为落在500nm至700nm的范围内。
5.根据权利要求3所述的用于制造第III族氮化物半导体发光器件的方法，其中在形成所述发光层时，将所述发光层的总厚度调整为落在500nm至700nm的范围内。

用于制造第III族氮化物半导体发光器件的方法\n技术领域\n[0001] 本发明涉及一种用于制造第III族氮化物半导体发光器件的方法，特别涉及用于制造具有其中沉积有阱层和势垒层的量子阱结构的第III族氮化物半导体发光器件的方法。\n背景技术\n[0002] 第III族氮化物半导体发光器件具有通过电子与空穴的复合而发射光的发光层。\n发光层具有阱层和势垒层。势垒层的带隙大于阱层的带隙。一些半导体发光器件具有通过重复沉积阱层和势垒层形成的多个量子阱结构(MQW结构)。\n[0003] 阱层和势垒层为具有不同组成的半导体层。一般而言，阱层与势垒层的生长温度不同。因此，在形成具有多个量子阱结构的发光层时，当在高生长温度下形成半导体层时，在低生长温度下已经形成的半导体层可能损坏。更具体地，在低温下生长的半导体层的结晶性通过在高温环境中保持指定时间而被劣化。例如包含在阱层中的铟被部分蒸发，导致阱层的不均匀组成。\n[0004] 因此，可以在低温下生长的半导体层上设置保护层。例如，日本公开特许公报(特开)第H11-68159号公开了在低生长温度下形成阱层之后在阱层上形成盖层的技术(第[0013]段和图2)。这种盖层在以在高生长温度下形成势垒层的温度升高过程中消失(第[0013]段和图2)。从而，可以形成发光层而不损坏阱层。\n[0005] 然而，在盖层消失之后，阱层被直接留在高温环境中。因此，阱层不平坦或者阱层在某种情况下损坏。因此，阱层的结晶性可能劣化。换句话说，半导体发光器件的发光效率可能降低。\n发明内容\n[0006] 本发明已经成功解决常规技术中涉及的上述问题。因此，本发明的一个目的是提供用于制造第III族氮化物半导体发光器件的方法，在该第III族氮化物半导体发光器件中，在通过形成阱层、盖层和势垒层来形成发光层的情况下，形成了具有优异的平坦性和结晶性的阱层，同时抑制了阱层发生损坏。\n[0007] 因此，在本发明的第一方面中，提供了一种用于制造第III族氮化物半导体发光器件的方法，该方法用于在衬底的主表面上形成第III族氮化物半导体。用于制造第III族氮化物半导体发光器件的方法包括形成发光层。形成发光层还包括如下步骤：形成势垒层；在势垒层上形成阱层；以及在阱层上形成盖层。形成势垒层时的衬底温度比形成阱层时的衬底温度高在65℃至135℃的范围内的任意温度。然后，在形成发光层时，在发光层的顶表面处测得的平均凹坑直径调整为落在120nm至250nm的范围内。\n[0008] 在用于制造第III族氮化物半导体发光器件的方法中，发光层中的盖层的一部分由于在凹坑内部的热分解和扩散而消失。因此，抑制了由于盖层的消失而导致的阱层的损坏。此外，在扩散之后的凹坑直径调整为落在某一范围内。即，可以制造具有良好结晶性的阱层和具有最佳直径范围的凹坑的半导体发光器件。\n[0009] 本发明的第二方面涉及用于制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，在发光层的底表面处测得的平均凹坑直径调整为落在50nm至170nm的范围内。\n[0010] 本发明的第三方面涉及用于制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成阱层时，形成含铟层。\n[0011] 本发明的第四方面涉及用于制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成盖层时，盖层的分解和扩散速度调整为落在 至\n的范围内。即使在这样的情况下，也可以制造具有其中每个半导体层具有高平坦度、阱层较少损坏且具有优异的结晶性的发光层的半导体发光器件。\n[0012] 本发明的第五方面涉及用于制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，保留至少 或更大厚度的盖层，并且在所保留的盖层上形成势垒层。由于在形成势垒层时的温度升高期间在凹坑内部的热分解和扩散，所以盖层不可能完全消失。因此，阱层几乎不可能损坏。\n[0013] 本发明的第六方面涉及用于制造第III族氮化物半导体发光器件的方法的具体实施方案，其中在形成发光层时，发光层的总厚度调整为落在500nm至700nm的范围内。这是因为容易形成具有优选凹坑直径的凹坑。\n[0014] 本发明使得能够提供用于制造第III族氮化物半导体发光器件的方法，其中在通过形成阱层、盖层和势垒层来形成发光层的情况下，形成了具有优异的平坦性和结晶性的阱层，同时抑制了阱层发生损坏。\n附图说明\n[0015] 本发明的各种其它目的、特征以及许多附带的优点将容易理解，这是因为在结合附图进行考虑的情况下，参考下面的优选实施方案的详细描述，本发明的各种其它目的、特征以及许多附带的优点变得更好理解，在附图中：\n[0016] 图1是根据一种实施方案的第III族氮化物半导体发光器件的结构的示意图；\n[0017] 图2是形成根据该实施方案的第III族氮化物半导体发光器件的半导体层的层结构的示意图；\n[0018] 图3是设置在根据该实施方案的第III族氮化物半导体发光器件中的凹坑的形状的示意图；\n[0019] 图4是示出用于制造根据该实施方案的第III族氮化物半导体发光器件的方法的示意图(部分1)；\n[0020] 图5是示出用于制造根据该实施方案的第III族氮化物半导体发光器件的方法的示意图(部分2)；\n[0021] 图6是示出在发光层的顶表面处的凹坑直径与发光器件的相对光输出之间的关系的曲线图；\n[0022] 图7是示出在发光层的底表面处的凹坑直径与发光器件的相对光输出之间的关系的曲线图；\n[0023] 图8是示出阱层和势垒层的生长温度差与发光器件的相对光输出之间的关系的曲线图；以及\n[0024] 图9是示出阱层和势垒层的生长温度差与盖层的分解和扩散速度之间的关系的曲线图。\n具体实施方式\n[0025] 下面将参照附图，通过以制造半导体发光器件的情形为例描述本发明的具体实施方案。然而，本发明不限于这些实施方案。当然，形成下述的发光器件的层结构和电极仅为实例，并且可以不同于在下述实施方案中例示的实例。在附图中示意性示出的每个层的厚度与其实际值不对应。此外，在附图中示出的凹坑的尺寸大于实际值。\n[0026] 1.半导体发光器件\n[0027] 图1是根据本实施方案的第III族氮化物半导体发光器件100的结构的示意图。图2是形成第III族氮化物半导体发光器件100的半导体层的层结构的示意图。发光器件100是面朝上型半导体发光器件。发光器件100具有由第III族氮化物半导体形成的多个半导体层。\n[0028] 如图1所示，发光器件100具有衬底110、低温缓冲层120、n型接触层130、n型ESD层\n140、n型SL层150、发光层160、p型覆层170、p型接触层180、n型电极N1、p型电极P1和钝化膜F1。\n[0029] 在衬底110的主表面上形成半导体层；即，依次形成低温缓冲层120、n型接触层\n130、n型ESD层140、n型SL层150、发光层160、p型覆层170和p型接触层180。在n型接触层130上形成n型电极N1，并且在p型接触层180上形成p型电极P1。\n[0030] 衬底110用作具有主表面的生长衬底，通过MOCVD在主表面上形成半导体层。衬底\n110的表面可以被压纹而具有凹部和凸部。衬底110由蓝宝石制成。除蓝宝石之外，还可以使用如SiC、ZnO、Si和GaN等材料。\n[0031] 采用低温缓冲层120以在其上形成层同时维持衬底110的晶体结构。因此，在衬底\n110的主表面上形成低温缓冲层120。低温缓冲层120由例如AlN或GaN等材料制成。\n[0032] 采用n型接触层130以与n型电极N1欧姆接触。在低温缓冲层120上形成n型接触层\n130。n型接触层130位于n型电极N1下方。n型接触层130是Si浓度为1×1018/cm3或更高的n型GaN层。为了增强与n型电极N1的欧姆接触，n型接触层130可以由具有不同载流子浓度的多个层形成。n型接触层130的厚度为例如4μm。当然，也可以采用其它厚度值。\n[0033] n型ESD层140用作用于防止每个半导体层的静电击穿的静电击穿电压改善层。n型ESD层140形成在n型接触层130上。n型ESD层140是通过沉积非掺杂i-GaN和n型GaN形成的半导体层。n型EDS层140的厚度为300nm。\n[0034] n型SL层150用作用于使施加到发光层160的应力松弛的应变松弛层。更具体地，n型SL层150是具有超晶格结构的n型超晶格层。n型SL层150形成在n型ESD层140上。如图2所示，n型SL层150通过重复沉积各自均由InGaN层151和n型GaN层152形成的层单元形成。重复的次数为10至20。然而，次数可以在该范围之外。\n[0035] 发光层160通过电子和空穴的复合而发光。发光层160形成在n型SL层150上。发光层160通过重复沉积各自均由势垒层161、阱层162和盖层163形成的层单元形成。即，发光层\n160具有其中层单元被重复沉积的多量子阱结构(MQW结构)。盖层163用作用于防止阱层162被加热的保护层，例如，起到防止铟从阱层162升华的作用。例如，重复的次数为5次。然而，次数可以落在该范围之外。势垒层161为例如GaN层或AlGaN层。阱层162为例如InGaN层。盖层163为例如GaN层。这些仅是实例。然而，阱层162为含铟层。\n[0036] 势垒层161的厚度为 至 阱层162的厚度为 至 盖层163的\n厚度为 至 这些值仅为实例，也可以采用其它范围，只要盖层163的厚度为至少或更大即可。\n[0037] 发光层160的总厚度为500nm至700nm。\n[0038] p型覆层170形成在发光层160上。如图2所示，p型覆层170通过重复沉积p型InGaN层171和p型AlGaN层172来形成。例如，重复次数为5。p型InGaN层171的In组成比为从0.05至\n0.12。p型InGaN层171的厚度为2nm。p型AlGaN层172的Al组成比为从0.25至0.4。p型AlGaN层\n172的厚度为2.5nm。这些值仅是实例，并且可以采用其它值。可替代地，可以采用其它结构。\n[0039] p型接触层180形成在p型覆层170上。设置p型接触层180以建立与p型电极P1的欧姆接触。p型接触层180的厚度为80nm。p型接触层180以Mg浓度为1×1019/cm3至1×1022/cm3掺杂有Mg。\n[0040] p型电极P1形成在p型接触层180上。p型电极P1与p型接触层180欧姆接触。p型电极P1由ITO制成。\n[0041] n型电极N1形成在n型接触层130上。n型电极N1与n型接触层130欧姆接触。n型电极N1通过在n型接触层130上依次形成V膜和Al膜而形成。可替代地，n型电极N1可以通过依次形成Ti膜和Al膜来形成。然而，该膜不限于此。\n[0042] 钝化膜F1覆盖n型接触层130、n型ESD层140、n型SL层150、发光层160、p型覆层170、p型接触层180的侧表面以及p型电极P1的一部分和n型电极N1的一部分。换句话说，p型电极P1和n型电极N1的保留部分未被钝化膜F1覆盖并且被露出。钝化膜F1由例如SiO2形成。\n[0043] 2.凹坑形状\n[0044] 图3示出了设置在发光器件100中的凹坑X。在图3中，仅绘制了发光器件100的半导体。凹坑X在穿透位错处产生。凹坑X在n型ESD层140中开始生长。即，在衬底110上向上生长的穿透位错沿着横向方向传播，即，沿着与n型ESD层140的膜内侧中的位错生长方向正交的方向传播。因此，形成凹坑X。然后，凹坑X生长直到凹坑X到达p型接触层180为止。\n[0045] 图3示出了凹坑X的凹坑直径D。在本实施方案中的凹坑直径D为在发光层160的顶表面处，即，在发光层160与p型覆层170之间的界面S1处，测得的所有凹坑X的平均直径。\n[0046] 凹坑X的凹坑直径D根据n型ESD层140的厚度和生长n型ESD层140的温度而改变。随着n型ESD层140的厚度的增加，凹坑直径D增加。相反，随着n型ESD层140的厚度的减小，凹坑直径D减小。此外，随着n型ESD层140生长温度升高，凹坑直径D减小。相反，随着n型ESD层140生长温度降低，凹坑直径增加。因此，可以通过改变n型ESD层140的厚度和生长温度来调整凹坑直径D。即使在n型ESD层上或上方形成半导体层时，半导体层的厚度或生长温度与凹坑直径D之间的关系仍然相同。\n[0047] 在本实施方案中，凹坑直径D满足以下式1：\n[0048] 120nm≤D≤250nm…(1)\n[0049] 即，凹坑直径D在120nm至250nm之间。在下面描述的实验部分将详细描述式1。\n[0050] 图3示出了n型SL层150的凹坑X的直径D1。n型SL层150的凹坑X的直径D1为在发光层160的底表面处测得的所有凹坑X的平均直径。即，凹坑X的直径D1为在n型SL层150与发光层160之间的界面S2处测得的所有凹坑X的平均直径。\n[0051] 3.发光层的生长温度\n[0052] 在本实施方案中，形成势垒层161时与形成阱层162时的衬底温度差满足以下式2：\n[0053] 65℃≤△T≤135℃…(2)\n[0054] △T＝T1－T2\n[0055] △T：生长温度差\n[0056] T1：势垒层的生长温度\n[0057] T2：阱层的生长温度\n[0058] 换句话说，形成势垒层161时的衬底温度比形成阱层162的衬底温度高65℃至135℃。在此，T1为势垒层161的生长温度，即，形成势垒层161时的衬底温度。T2为阱层162的衬底温度，即，形成阱层162时的衬底温度。△T为势垒层161与阱层162的生长温度差，即，形成势垒层161时的衬底温度与形成阱层162时的衬底温度的差。\n[0059] 4.用于制造半导体发光器件的方法\n[0060] 将描述用于制造根据本实施方案的发光器件100的方法。上述各半导体层用金属有机化学气相沉积(MOCVD)通过外延晶体生长形成。在该方法中采用的载气为氢气(H2)、氮气(N2)或氢气和氮气的气体混合物(H2+N2)。采用氨气(NH3)作为氮源。采用三甲基镓(Ga(CH3)3)作为Ga源。采用三甲基铟(In(CH3)3)作为In源。采用三甲基铝(Al(CH3)3)作为Al源。\n采用硅烷(SiH4)作为n型掺杂剂气体。采用环戊二烯基镁(Mg(C5H5)2)作为p型掺杂气体。\n[0061] 4-1.n型接触层形成步骤\n[0062] 首先，在衬底110的主表面上形成低温缓冲层120。在缓冲层120上形成n型接触层\n130。在该步骤中衬底温度调整为1080℃至1140℃。Si浓度为1×1018/cm3或更高。\n[0063] 4-2.静电击穿电压改善层形成步骤\n[0064] 然后，在n型接触层130上形成n型ESD层140。在该步骤中，停止供给硅烷(SiH4)，并且形成i-GaN。之后，再次供给硅烷(SiH4)，并且形成n型GaN层。衬底温度调整为落在750℃至950℃的范围内。如图4所示，在该步骤中设置凹坑X。随着半导体层继续生长，凹坑X1生长为凹坑X。以这种方式，在形成n型ESD层140的同时形成凹坑X1。\n[0065] 4-3.n型超晶格层形成步骤\n[0066] 然后，形成n型SL层150。首先，在n型ESD层140上形成InGaN层151，然后，在InGaN层\n151上形成n型GaN层152。然后，采用InGaN层151与n型GaN层152的组合作为层单元，并且重复形成该单元。\n[0067] 4-4.发光层形成步骤\n[0068] 接着，通过重复沉积各层单元均由依次沉积的势垒层161、阱层162和盖层163形成的层单元来形成发光层160。换句话说，发光层形成步骤包括形成势垒层161、在势垒层上形成阱层162以及在阱层162上形成盖层163的步骤。重复执行这些步骤。因此，在盖层163上再次形成势垒层161。\n[0069] 势垒层161的生长温度与阱层162的生长温度的差满足式2。即，形成势垒层时的衬底温度比形成阱层时的衬底温度高65℃至135℃。当生长阱层162时衬底温度调整为落在\n730℃至850℃的范围内。\n[0070] 此外，形成势垒层时的生长温度高于形成盖层时的生长温度。因此，在形成势垒层时，衬底温度升高直至衬底温度达到势垒层161的生长温度。该温度升高导致盖层163的一部分由于在凹坑内部的热分解和扩散而消失。\n[0071] 当再次形成势垒层161时，盖层163未完全消失。保留有至少 或更大厚度的盖层163。这可以防止铟从阱层162中升华并且可以防止与半导体层分离。保留的盖层163部分地填充凹坑X的内部。因此，盖层163的表面平坦。在保留的盖层163上再次形成势垒层161。\n[0072] 发光层160的总厚度调整为落在500nm至700nm的范围内。这是因为当凹坑直径D满足式1时可以容易地形成凹坑X。然后，通过调整在发光层160的顶表面处的凹坑直径D落在\n120nm至250nm的范围内来形成发光层160。\n[0073] 4-5.p型超晶格层形成步骤\n[0074] 然后，通过重复沉积p型InGaN层171和p型AlGaN层172形成p型覆层170。\n[0075] 4-6.p型接触层形成步骤\n[0076] 然后，形成p型接触层180。衬底温度调整为落在900℃至1050℃的范围内。因此，如图5所示，各半导体层沉积在衬底110上。在这个时候，凹坑X形成为覆盖从n型ESD层140直到p型接触层180的区域。\n[0077] 4-7.电极形成步骤\n[0078] 然后，在p型接触层180上形成p型电极P1。通过激光辐射或蚀刻从p型接触层180开始部分地移除半导体层沉积结构以由此露出n型接触层130。在n型接触层130的露出区域上形成n型电极N1。可以以任意顺序执行p型电极P1的形成和n型电极N1的形成。\n[0079] 4-8.绝缘膜形成步骤\n[0080] 然后，使用钝化膜F1覆盖半导体层的侧表面、p型电极P1的一部分和n型电极N1的一部分。尽管钝化膜F1的实例为SiO2膜，但是也可以采用其它透明绝缘膜。在可替代步骤中，使用钝化膜F1覆盖整个发光器件100，然后露出目标部分。\n[0081] 4-9.其它步骤\n[0082] 除上述步骤之外，还可以执行热处理和其它步骤。通过执行这些步骤，完成在图1中示出的发光器件100的制造。\n[0083] 5.实验\n[0084] 5-1.凹坑直径和光输出\n[0085] 对形成在发光器件100上的凹坑X与半导体发光器件的光输出之间的关系进行研究。将详细描述针对该研究所进行的实验。在该实验中，如表1所示，形成AlGaN层作为发光层的势垒层，形成InGaN层作为发光层的阱层，以及形成GaN层作为发光层的盖层。势垒层的Al组成比为0.05。阱层的In组成比为0.2。势垒层的生长温度为900℃。并且阱层和盖层的生长温度为800℃。通过重复沉积以上层形成的发光层的总厚度调整为600nm。\n[0086] 5-1-1.发光层的顶表面\n[0087] 图6为示出发光层160的凹坑直径D与半导体发光器件的相对光输出之间的关系的曲线图。在图6中，将当凹坑直径D为250nm时，半导体发光器件的光输出设定为参考值，即，\n1.在凹坑直径D为不同于参考值的值的情况下，绘制光输出值相对于参考值的曲线。\n[0088] 如图6所示，在R1的范围内，相对光输出值落在参考值的±5％的范围内。区域R1为满足式1的范围。即，在凹坑直径D满足式1的范围内，半导体发光器件的光输出充足。\n[0089] 数据点从图6中示出的曲线图的左边起，即，按照凹坑直径D的升序标注为J1、J2、J3、J4、J5和J6。\n[0090] 5-1-2.发光层的底表面\n[0091] 图7示出了在发光层160的底表面S2处的凹坑X的直径D1与半导体发光器件的相对光输出之间的关系。在图7中，将当凹坑X的直径D1为170nm时半导体发光器件的光输出设定为参考值，即，1.在凹坑直径D1为不同于参考值的值的情况下，绘制光输出值相对于参考值的曲线。\n[0092] 如图7所示，在区域R2的范围内，相对光输出值落在参考值的±5％的范围内。在发光层160的底表面S2处测得的所有凹坑X的平均直径D1落在满足以下式3的范围内(在图7的区域R2的范围内)：\n[0093] 50nm≤D1≤170nm……(3)\n[0094] 即，通过调整在发光层160的底表面S2处测得的所有凹坑X的平均直径D1落在50nm至170nm的范围内来优选地形成发光层160。\n[0095] 数据点从图7中示出的曲线图的左边起，即，按照凹坑直径D1的升序标注为K1、K2、K3、K4、K5和K6。\n[0096] 5-2.阱层和势垒层的生长温度差与光输出\n[0097] 图8示出势垒层161和阱层162的生长温度差与发光器件的相对光输出之间的关系的曲线图。在图8中，将当势垒层161和阱层162的生长温度差为100℃时的光输出值设定为参考值，即，1.表1示出了在设定了参考值的情况下半导体发光器件的各层的生长温度。\n[0098] 如图8所示，在区域R3的范围内，相对光输出值落在参考值的±5％的范围内。区域R3为满足上述式2的范围。\n[0099] 表1\n[0100]\n  材料 组成比 生长温度\n盖层 GaN - 800℃\n阱层 InGaN 0.2(In) 800℃\n势垒层 AlGaN 0.05(Al) 900℃\n[0101] 5-3.盖层的分解和扩散速度\n[0102] 图9是示出势垒层161和阱层162的生长温度差与盖层163的分解和扩散速度之间的关系的曲线图。如图9所示，随着势垒层161和阱层162的生长温度差的增加，盖层163的分解和扩散速度增加。当势垒层161和阱层162的生长温度不存在差异时，盖层163未扩散。\n[0103] 如本文中所使用的，术语“分解和扩散速度”是指通过计算由于在温度升高期间热分解导致的盖层163的消失的组分和渗入到盖层163的凹坑X中的组分获得的盖层163的消失速度。当盖层163的分解和扩散速度V满足以下式4时，势垒层161和阱层162的生长温度差满足式2。\n[0104]\n[0105] V:盖层163的分解和扩散速度\n[0106] 由于从形成盖层到形成势垒层的温度升高而导致的分解和扩散速度可以调整为落在 至 的范围内。因此，当满足式4时，半导体发光器件的光输出\n高。图9的区域R4为满足式2的范围。区域R5为满足式4的范围。\n[0107] 因此，盖层163的一部分被分解，并且保留的盖层163通过形成盖层到形成势垒层的温度升高而漂移到凹坑X中。因为盖层163消失而不是阱层162，所以几乎未给阱层162造成损坏。保留的盖层163合适地填充到凹坑X中。因此，可以形成平坦阱层162，即，可以形成具有优异的结晶性的发光层160。\n[0108] 在发光层160的阱层162的In组成比X满足0＜X≤0.4的情况下，可以应用本发明。\n[0109] 6.修改方案\n[0110] 6-1.发光层\n[0111] 在本实施方案中，使用AlGaN层作为发光层160的势垒层161，使用InGaN层作为阱层162，以及使用GaN层作为盖层163。然而，可以使用AlInGaN层作为阱层162。此外，可以使用InGaN层、AlGaN层和AlInGaN层中的任意一个作为势垒层161和盖层163。然而，发光层160的阱层162具有最小带隙。势垒层161和盖层163可以由不同材料制成。\n[0112] 6-2.p电极\n[0113] 在上述实施方案中，p型电极P1由透明导电氧化物ITO形成。然而，除ITO之外，还可以使用如ICO、IZO、ZnO、TiO2、NbTiO2和TaTiO2等透明导电氧化物。可以在p型电极P1上设置由金属材料制成的金属电极。可替代地，在p型电极P1上可以设置另一电极。\n[0114] 6-3.组合\n[0115] 上述修改方案可以以任意组合采用。\n[0116] 7.本实施方案的概要\n[0117] 如上所述，在本实施方案的发光器件100中，在发光层160的顶表面S1处测得的凹坑直径D为120nm至250nm。势垒层161的生长温度比阱层162的生长温度高在65℃至135℃的范围内的任意温度。因此，可以提供在发光层160中具有平坦阱层并且具有高结晶度的发光器件100。\n[0118] 由于上述实施方案仅为示例，所以应理解本领域技术人员可以在不偏离本发明的范围的情况下进行各种变化和修改。沉积体的沉积结构不一定限于所示出的沉积结构。沉积结构、层的重复次数等可以是确定的。层形成方法不限于金属有机化学气相沉积(MOCVD)，并且可以采用任意其它方法，只要通过使用载气可以进行半导体晶体生长即可。\n即，可以通过液相外延、分子束外延或其它外延生长技术形成半导体层。