3DNAND存储器的形成方法

发明专利有效专利

申请号：
CN201910114038.4
IPC分类号：H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582
申请日期：
2019-02-14
申请人：
长江存储科技有限责任公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	3DNAND存储器的形成方法
申请号	CN201910114038.4	申请日期	2019-02-14
法律状态	授权	申报国家	中国
公开/公告日	2019-05-28	公开/公告号	CN109817635A
优先权	暂无	优先权号	暂无
主分类号	H01L27/1157 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L27/00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件（其零部件入H01L 23/00，H01L 29/00至H01L 51/00；由多个单个固态器件组成的组装件入H01L 25/00）〔2，8〕 H01L27/02 包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的〔2〕 H01L27/04 其衬底为半导体的〔2〕 H01L27/10 在重复结构中包括有多个独立组件的〔2〕 H01L27/105 包含场效应组件的〔5〕 H01L27/112 只读存储器结构的〔5〕 H01L27/115 电动编程只读存储器；其多步骤制造方法〔5，2006.01，2017.01〕 H01L27/11563 具有电荷俘获栅极绝缘层的，例如，MNOS，NROM〔2017.01〕 H01L27/11568 以存储器核心区为特征的（三维布置H01L 27/11578）〔2017.01〕 H01L27/1157 具有单元选择晶体管的，例如，NAND〔2017.01〕	IPC分类号	H;0;1;L;2;7;/;1;1;5;7;;;H;0;1;L;2;7;/;1;1;5;7;3;;;H;0;1;L;2;7;/;1;1;5;7;5;;;H;0;1;L;2;7;/;1;1;5;8;2查看分类表>
申请人	长江存储科技有限责任公司	申请人地址	湖北省武汉市洪山区东湖开发区关东科技工业园华光大道18号7018室变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	长江存储科技有限责任公司	当前权利人	长江存储科技有限责任公司
发明人	霍宗亮;薛家倩
代理机构	上海盈盛知识产权代理事务所（普通合伙）	代理人	董琳;高德志

摘要

一种3DNAND存储器的形成方法，包括：半导体衬底，半导体衬底上形成有所述堆叠结构包括若干交替层叠的牺牲层和隔离层，堆叠结构中具有连通第一沟道孔和第二沟道孔，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶，所述的第一沟道孔中填充满牺牲材料层；在所述第二沟道孔的侧壁形成侧墙；刻蚀所述第一沟道孔使得第一沟道孔的宽度变宽，使得台阶的宽度变小；在第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在电荷存储层上形成沟道孔牺牲层；依次刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成开口。本发明的方法防止台阶处的电荷存储层被刻断或损伤，从而防止存储器失效。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供