基于FPGA的半导体管特性实时测量控制器

暂无

基于FPGA的半导体管特性实时测量控制器\n技术领域\n[0001] 本发明属于实时测量控制技术，涉及基于FPGA的半导体管特性的测量装置。以本发明的基于FPGA的实时测量控制器为基础，可以设计适用于各种应用类型的智能仪器系统，投入生产应用。\n背景技术\n[0002] 50年代起，电子器件出现了重大的突破，半导体器件逐渐代替了电子管器件，使电子工业由电子管时代迈向了半导体时代，这是一次阶段性的飞跃。随着半导体器件的出现，测量其各类参数的测试仪器——半导体管特性测量仪器也相应而生，并随着半导体器件的发展而发展。半导体管特性测量仪器是一种测试半导体管并能在屏幕上观察特性曲线和直流参数的测量仪器。几乎所有的二端、三端的半导体器件均可进行测试和观察；测量仪器不用表头、指针来读测数据，而是将半导体管的特性直接显示在LCD屏幕上，一目了然，可直接读数进行分析、比较、挑选和配对，使用极为方便。鉴于以上特点，半导体特性测量仪器广泛地用于生产、科研、军事、教育等各个领域。凡是设计、制造、使用、维修、计量、检测半导体器件的部门和单位都需要使用半导体管特性测量仪器。\n[0003] 国内外针对半导体管特性测量控制仪器的研究与开发已经有数十年的历史。在国内目前从事此产品生产、开发的企业主要有上海新建仪器设备有限公司、北京无线电仪器厂、湖南邵阳无线电仪器厂、光华无线电仪器厂、江苏绿扬电子仪器集团有限公司。国内还没有可以与安捷伦、泰克等测试行业巨头抗衡的本土品牌，在国外美国泰克公司生产的Tek370、371系列的半导体管特性图示仪，凭借其领先的技术指标在国际市场上占优。现有的技术方案有以下两点不足之处：\n[0004] (1)目前的产品内部多由单片机对测量过程进行控制，同时负责对测量数据的处理、加工、显示。在这种方案下，处理器身兼数职，降低了整个系统的实时性能。\n[0005] (2)尽管有些仪器内部也已经采用专门的硬件电路实现部分控制功能，但仅是通过中小规模数字集成电路和分立元件来搭建控制电路，这种方法虽然将测量控制过程独立了出来，但由于实际应用中需要使用大量的外围逻辑电路，电路设计极为复杂、加之难以编辑修改设计，仪器成本居高不下。\n[0006] 在半导体管测量控制电路的物理实现方式上，从提高设计灵活性、易于编辑修改、简化PCB制作的角度考虑，现场可编程门阵列FPGA是有强竞争力的选择。现代的可编程逻辑器件(FPGA/CPLD)既继承了ASIC的大规模、高集成度、高可靠性的优点，又克服了ASIC设计周期长、投资大、灵活性差的缺点，逐步成为复杂数字系统设计的理想选择。\n[0007] 对于测量仪器，如果将纯硬件的控制电路在可编程逻辑器件内部实现，不但可以保留硬件电路的实时工作特性，同时可编程的设计方法也兼具灵活性。\n发明内容\n[0008] 本发明的目的是：提供一种基于现场可编程门阵列FPGA的实时测量控制方法，利用FPGA芯片实现一种能对半导体管的测量激励发生、测量结果采集等过程进行高精度、高实时性控制的半导体管特性测量控制装置。\n[0009] 实现上述目的的技术方案是，基于FPGA的半导体管特性实时测量控制器，包括：\n微处理器接口模块、测量电路接口模块、测量过程控制模块、测量参数寄存器组模块、测量激励发生模块、波形切割模块和测量结果缓存模块；所述测量控制器通过微处理器接口模块与外部微处理器端总线连接，通过测量电路接口模块与外部测量电路端总线连接；\n[0010] 微处理器接口模块的一端与测量电路接口模块、测量参数寄存器组模块、测量过程控制模块、测量激励发生模块、波形切割模块、测量结果缓存模块连接，另一端连接外部微处理器；所述微处理器接口模块是连接微处理器和测量控制器的接口逻辑，控制所述测量控制器与外部微处理器之间的数据传输；\n[0011] 测量电路接口模块的一端与微处理器接口模块、测量过程控制模块、测量激励发生模块、波形切割模块、测量结果缓存模块连接，另一端连接外部测量电路；所述测量电路接口模块是连接测量控制器和测量电路的接口逻辑，控制测量控制器与测量电路之间的数据传输；\n[0012] 测量参数寄存器组模块与微处理器接口模块、测量过程控制模块连接；所述测量参数寄存器组模块包含接收微处理器发送来的测量控制命令的模式寄存器，表示当前测量状态供微处理器查询使用的状态寄存器，以及定义测量控制器各项测量参数的寄存器；\n[0013] 测量激励发生模块与微处理器接口模块、测量电路接口模块、测量过程控制模块连接，用于产生外部测量电路要求所述测量控制器输出的与测量过程步调一致的数字激励信号，将微处理器送来的数字波形数据存储至FPGA内的RAM，并读取该RAM的内容并送到外部测量端总线；\n[0014] 波形切割模块与测量过程控制模块、测量电路接口模块连接，用于对测量过程进行定时时序控制；\n[0015] 测量结果缓存模块与测量过程控制模块、微处理器接口模块、测量电路接口模块连接，用于所述测量结果缓存模块用于保存来自测量电路的测量结果；\n[0016] 测量过程控制模块与微处理器接口模块、测量电路接口模块、测量参数寄存器组模块、测量激励发生模块、波形切割模块、测量结果缓存模块连接；所述测量过程控制模块是所述测量控制器中的总控制机构，该模块协调各模块以及测量电路的工作，控制整个测量过程的有序进行。\n[0017] 本发明中，所述FPGA测量控制器的功能全部在FPGA内部实现，测量控制器中的各模块配合工作，接收来自微处理器的测量控制命令及测量激励数据，完成对测量电路中被测器件的测量，测量结果反馈给微处理器。\n[0018] 上述发明中部件进一步说明如下：\n[0019] FPGA测量控制器与微处理器的连接与微处理器的选择有关，如果采用可编程片上系统SOPC(System on a Programmable Chip)方案，即微处理器就在FPGA芯片内部，那么微处理器与FPGA测量控制器一起构成单芯片测量系统；如果采用ARM等其它微处理器方案，那么微处理器芯片与FPGA芯片的部分管脚做物理连接。无论是单芯片系统，还是需要在PCB板上做物理连接，实现在FPGA内部的测量控制器都必须包含匹配微处理器总线规范的接口逻辑。FPGA芯片部分管脚与测量电路之间物理连接，FPGA测量控制器中包含可以自定义的外部测量总线端口。\n[0020] 微处理器接口模块用于匹配微处理器总线规范，解决微处理器与测量控制器之间的时序配合，实现测量控制器与微处理器之间的测量命令、测量参数、波形激励数据以及测量结果的传输。由于FPGA的可重构特性，可以根据设计需要根据测量环境配备的微处理器类型，对测量控制器的接口模块进行修改和更新，以匹配当前的处理器总线。\n[0021] 为实现与微处理器接口，该模块对从微处理器来的地址信号、读信号、写信号进行译码：(1)微处理器送来的测量命令及参数设置全部送给接口模块内部的测量命令缓存FIFO模块。一些测量命令及参数不仅需要写入测量控制器内部的测量参数寄存器组，另有一些测量参数需要写入外部测量电路中的寄存器，为了配合微处理器与外部测量电路之间的时序节奏，设计测量命令缓存FIFO模块，用来暂存从微处理器送来的数据和地址，缓存后的地址会进行二次译码，决定缓存后的数据写入地址所代表的是测量控制器内部寄存器组，还是外部测量电路的寄存器。(2)微处理器送来的激励波形数据送给数字激励信号生成模块。\n[0022] 测量电路接口模块，用于匹配测量电路端总线，解决测量控制器与测量电路之间的时序配合，控制测量控制器与测量电路之间的数据传输。由于FPGA的可重构特性，可以根据设计需要根据测量环境中对测量电路端总线的要求，对测量控制器的接口模块进行修改和更新，以匹配当前的测量电路端总线。\n[0023] 测量参数寄存器组模块中包含用于接收微处理器发送来的控制命令的模式寄存器；用于表示当前测量状态供微处理器查询使用的状态寄存器；用于存放测量点数量参数、定时参数及其它参数的寄存器。除了状态寄存器外，所有寄存器的输入都来自接口模块的测量命令缓存FIFO的输出。\n[0024] 测量激励发生模块，该模块产生被测电路要求测量控制电路输出的与测量过程步调一致的数字激励信号。使用FPGA片内RAM对微处理器送来的波形数据进行存储，并在测量过程控制模块的作用下读取该存储器的内容并送到外部测量总线。通过测量电路中的数模块转换芯片进行数字量到模拟量的转换后再送到被测量器件。\n[0025] 波形切割模块利用控制定时器控制测量时间，启动测量开始后，根据定时器设定的读取测量结果。对于大功率器件，波形切割模块的波形切割控制器输出切割信号控制测量电路产生切割动作，得到符合占空比和脉宽要求的切割脉冲，保证被测大功率器件在测量期间不会被持续加电，而是脉冲加电。在一个完整的测量点周期，对被测器件并不是持续加电，而是采用脉冲测量的方式，只是在脉冲的高电平阶段对被测器件加电，采样及模数转换工作将在脉冲高电平期间完成。\n[0026] 测量结果缓存模块，控制读取外部测量电路的测量结果数据，为保证采集的实时性，在FPGA内设计FIFO用于保存测量结果，当FIFO内数据到达一定容量时，才通知微处理器读取测量结果。\n[0027] 测量过程控制模块，用于协调各模块工作从而控制测量过程，由状态机实现。整个测量控制装置的控制功能采用该模块中总控制状态机与其它模块中执行局部控制功能的状态机相互协同工作的方法完成。总状态机负责输出各个模块状态机的启动信号和表示当前测量进程的状态信号，各模块中状态机完成向控制对象输出有特定目的的控制信号。\n[0028] 基于FPGA的半导体管特性实时测量控制器，在测量时执行下列步骤：\n[0029] (1)初始设置。用户通过微处理器完成测量参数设置，测量控制器通过微处理器接口模块和测量电路接口模块将接收到的测量参数写入测量参数寄存器组中各参数寄存器和外部测量电路中的各参数寄存器，接收到的测量激励数据存放在测量激励发生模块的片内RAM中；\n[0030] (2)测量启动。用户通过微处理器启动测量，测量控制器通过微处理器接口模块将接收到的测量命令写入测量参数寄存器组中的模式寄存器；\n[0031] (3)测量激励输出。模块寄存器得到有效值后，启动测量过程控制模块，开始一个测量曲线簇周期。在整个测量过程中，当开始一个测量点周期的测量后，根据测量参数寄存器中设定的测量参数的值，测量过程控制模块协同其它各模块在设定的时刻控制测量激励发生模块向测量电路送出测量激励，同时控制外部测量电路中的数模转换芯片进行数字量到模拟量的转换后再送到测量电路中的被测器件。对于大功率器件的测量，在一个完整的测量点周期内，测量过程控制模块控制波形切割模块，使之输出符合脉宽、占空比等要求的切割脉冲，使测量电路只在脉冲的高电平阶段对集电极加电，采样及模数转换工作在脉冲高电平期间完成；\n[0032] (4)测量结果采集。根据测量参数寄存器中测量参数的值，测量过程控制模块协同其它各模块，在设定的时刻，启动外部测量电路中A/D器件轮流转换集电极电压和电流，并利用测量电路中AD器件的转换完成信号将被测器件的测量结果写入测量结果缓存模块；\n[0033] (5)测量完成判断。在每一测量点测量周期结束后，测量过程控制模块需要判断测量进程是否完成一条特性曲线的测量。如果是，准备进入下条特性曲线的测量阶段，否则，进入当前曲线的下一个测量点的测量周期。在一条测试曲线测量结束后，主控制器需要判断整个特性曲线簇是否测量完毕。如果否，测量下一条特性曲线。如果是，还需再考虑当前用户设置的测量模式，如果是连续测量，再次回到初始状态重新测量特性曲线，如果是单次测量，测量工作停止。\n[0034] 本发明的有益效果是：\n[0035] (1)与使用中小规模数字集成电路和分立元件来搭建硬件测量控制电路相比，基于FPGA技术的测量控制器具有集成度高、可靠、灵活、易于更新等优点。接口模块部分已经分别有适应工控机PCI总线、ARM微处理器ARM AMBA总线、Nios II微处理器Avalon总线的方案，由于FPGA可重构特性，可以方便地对方案进行更改，以适应系统配备的不同微处理器类型。全部测量控制电路在FPGA单芯片内完成，无额外器件配备要求，提高可靠性的同时，降低了制造成本。\n[0036] (2)本发明中的微处理器接口模块设计有测量命令缓存FIFO模块，可以解决下列问题：其一，对于测量电路来说，所需要读写信号的有效保持时间以及读写数据的建立时间通常超过微处理器的一个读写周期，不能直接用微处理器的读写信号；其二，在测量控制器的工作过程中，用户可能会在测量过程中的任意时间修改测量参数设置，对于用户的这种修改并不能让它立即生效，而是等下一个测量循环时再生效。设置测量命令缓存FIFO模块，可以通过在FPGA内部定制FIFO实现，用来暂存从微处理器送来的数据和地址，在测量过程控制模块的作用下，对缓存后的地址进行译码，决定缓存后的数据写入地址所代表的是测量控制器内部寄存器组还是外部测量端总线。测量命令缓存FIFO模块的设置解决了微处理器与被测电路之间的时序节奏配合。\n[0037] (3)对大功率器件来说，连续测量带来的功耗过大，使半导体管过热会导致较大的测量误差，甚至烧毁器件。本发明大功率器件测试时的波形切割控制实现了脉冲加电方式，仅在脉冲高电平的瞬间对被测器件加电；通过控制脉冲高电平宽度，有效地控制功耗，使该测量控制器具备测量大功率器件的能力。\n[0038] (4)与采用软件方式通过微处理器控制测量过程相比，由于采用硬件实现测量控制器，使测量过程的控制有很好的实时性。在硬件测量控制器设计中，也包含了对提高实时性的考虑。其一，主从状态机协同控制，连接并协调各模块运行，嵌套状态和并行状态技术的运用，使得整个控制器的结构清晰，控制逻辑的修改升级简便，控制模块的控制时间精度可以达到纳秒级，保证了系统运行的实时性和可靠性。这一点在对测量大功率器件所必须的波形切割操作进行控制时，优势体现明显。其二，为确保实时保存测量结果，设计测量结果缓存模块，采用定制FIFO在结构上起缓冲高速采样数据的作用，用硬件实现测量结果的缓存也减少了微处理器开销，保证数据采集的实时性。\n附图说明\n[0039] 图1是本发明实施例基于FPGA的半导体管特性实时测量控制器结构示意图[0040] 图2是本发明实施例微处理器接口模块结构示意图\n[0041] 图3是本发明实施例测量电路接口模块结构示意图\n[0042] 图4是本发明实施例测量参数寄存器组模块结构示意图\n[0043] 图5是本发明实施例测量参数寄存器组及外部测量电路寄存器偏移地址设计示意图\n[0044] 图6是本发明实施例测量激励控制发生模块结构示意图\n[0045] 图7是本发明实施例波形切割模块持续加电示意图\n[0046] 图8是本发明实施例波形切割模块脉冲加电示意图\n[0047] 图9本发明实施例波形切割模块脉冲加电状态图\n[0048] 图10本发明实施例测量结果缓存模块结构示意图\n[0049] 图11测量过程控制模块测量控制状态机的状态转换图\n具体实施方式\n[0050] 下面结合附图和不同场合下的实施实例对本发明作进一步描述。\n[0051] 基于FPGA的半导体管特性实时测量控制器，通过编写Verilog HDL代码在现场可编程门阵列FPGA芯片内部实现，如图1所示包括：微处理器接口模块、测量电路接口模块、测量过程控制模块、测量参数寄存器组模块、测量激励发生模块、波形切割模块和测量结果缓存模块；基于该测量控制器搭建出的完整的测量环境包含FPGA测量控制器、微处理器和测量电路。\n[0052] FPGA测量控制器通过微处理器接口模块与微处理器端总线连接；FPGA测量控制器通过测量电路接口模块与外部测量电路端总线连接。测量参数寄存器组模块用于存储测量控制器测量参数以及表示当前测量状态；测量激励发生模块产生测量电路要求测量控制器输出的与测量过程步调一致的数字激励信号；波形切割模块用于测量定时时序控制和产生对大功率器件的切割脉冲；测量结果缓存模块保存测量电路的测量结果；测量过程控制模块协调各模块以及测量电路的工作，控制整个测量过程的有序进行。\n[0053] 测量电路中的被测器件可以包括双极型晶体管、场效应管、闸流管、可控硅等半导体管。在以下具体实施方式的文字描述中所使用的集电极、基极等名称是以晶体三极管为例进行的说明。\n[0054] (1)微处理器接口模块\n[0055] 微处理器接口模块为测量参数寄存器组模块提供寄存器的读写信号和数据；为测量过程控制模块提供运行条件(测量命令缓存FIFO为空时才能够运行)；为测量激励发生模块提供存放激励的波形RAM写信号和波形激励数据；为测量电路接口模块提供对外部测量电路寄存器的写请求，以及外部测量端总线的地址和数据；接收测量结果缓存模块的测量结果数据；接收测量过程控制模块的控制信号(measure_done时才可以读fifo)；接收测量参数寄存器组中状态寄存器的数据。\n[0056] 如图2所示，微处理器接口模块包含微处理器地址译码，时序匹配状态机、测量命令缓存FIFO、FIFO读操作状态机、缓存地址再译码。微处理器端地址以及读写信号先经过微处理器地址译码，译出测量命令缓存FIFO写请求，测量激励生成模块中用于存放测量激励的FPGA片内存储器(RAM)的写信号，状态寄存器的读信号，以及测量结果缓存模块的读请求。其中测量命令缓存FIFO写请求需要经过时序匹配才可以送至FIFO写信号；测量命令缓存FIFO设为64×22bit，FIFO的输入是低6位地址线和16位数据线，由FIFO读操作状态机控制FIFO内容的读出，，只有在FIFO非空并且整个测量过程处于停止状态(主状态机measure_done＝1)的时候该状态机启动，给出FIFO读信号，FIFO输出缓存后的地址及数据。缓存后的地址经过缓存地址再译码，译出测量参数寄存器组模块中各寄存器的写信号，以及测量电路寄存器的写请求。测量激励数据无需经过测量命令缓存FIFO的暂存，直接根据微处理器地址译码生成的RAM写信号，将数据写入存放测量激励数据的FPGA片内RAM。微处理器测量结果缓存模块测量结果的读取也需要经过时序匹配才能够送至测量结果缓存模块内部FIFO的读信号。\n[0057] 时序匹配状态机用来保证微处理器对测量命令缓存FIFO进行一次写操作，FIFO端只会产生一个时钟周期长度的写请求，以免FIFO被重复写入同样的数据；微处理器对测量结果缓存FIFO进行一次读操作，FIFO端只会产生一个时钟周期长度的读请求，以免读出错误的数据。由于采用可重构FPGA设计，根据选择的微处理器不同，只需要更改测量控制内部的接口逻辑模块的时序匹配逻辑，以适应测量环境配备的不同微处理器类型。\n[0058] (2)测量电路接口模块\n[0059] 测量电路接口模块根据微处理器接口模块提供的测量电路寄存器的写请求，输出外部测量端总线的写信号，同时输出由微处理器接口模块提供的外部测量端总线的地址和数据(对74系列锁存器以及基极偏置寄存器、集电极偏置寄存器等，由外部测量电路再译码)；根据测量过程控制模块产生的控制信号译码产生外部测量电路寄存器的偏移地址，输出到外部测量端总线的地址线；接收测量激励发生模块的集电极波形激励数据和基极阶梯激励数据，输出到外部测量端总线的数据线；接收波形切割模块产生的集电极电源切割信号(P_N)、基极电源切割信号(P_W)，输出到外部测量端总线；接收外部测量端总线的测量结果，输出到测量结果缓存模块。\n[0060] 如图3所示，测量电路接口模块包含地址译码、外部测量端总线写信号生成状态机、读AD转换结果状态机。(a)读AD转换结果状态机根据外部测量电路中AD转换芯片的转换完成信号，生成读AD转换结果的控制信号，同时输出给测量结果缓存模块，测量结果缓存模块得到该信号后，给出读外部测量总线读信号，并开放测量端总线数据线与测量结果缓存模块连接的三态门。(b)测量端总线的地址由地址译码产生，地址译码根据测量过程控制模块给出的基极DA写请求、集电极DA写请求、来自微处理器接口模块的外部测量电路寄存器写请求、来自读AD转换状态机的AD转换读请求，输出测量端总线的地址。(c)具体实施时采用的AD转换芯片ADC10461转换启动信号要求保持250ns以上，DA转换芯片AD7545 DA写信号要求保持95ns以上，因此设计时对于写测量电路中DA、AD、74系列寄存器这几种操作，写信号保持时间都统一为300ns，时间的控制由测量端总线写信号生成状态机完成，该状态机根据得到的对测量电路内各寄存器的写请求，生成符合时间要求的写信号。\n并且控制开放测量控制器内部数据向外部测量端数据总线输出的三态门。\n[0061] (3)测量参数寄存器组模块\n[0062] 如图4包含接收微处理器发送来的测量控制命令的模式寄存器，表示当前测量状态供微处理器查询使用的状态寄存器，用于存放波形切割模块中定时器T1、T2、T3、T4、T5的计数初值参数的寄存器，用于存放测量点数量参数的寄存器，用于存放基极阶梯预置数的寄存器，用于存放集电极波形点预置数的寄存器。\n[0063] 图5中分别是FPGA测量控制器内部定义的寄存器组，以及具体实施时测量环境中外部测量电路中涉及到的寄存器，根据图5表格中的各寄存器偏移地址定义，测量命令缓存FIFO定义的位宽为22位，高6位用于存放微处理器地址线上低6位地址，低16位用于存放微处理器数据线上的低16位数据，微处理器发生写寄存器操作时，除了状态寄存器外，都是写入测量命令缓存FIFO，测量命令缓存FIFO输出的高6位地址用于进行第二次译码，低16位数据连接至各寄存器的输入端。\n[0064] (4)测量激励发生模块\n[0065] 测量电路要求测量控制器输出与测量过程协调一致的基极阶梯电压(电流)、集电极扫描电压，因此需要设计符合测量电路要求的测量激励发生模块用于波形发生，产生被测电路要求FPGA测量控制器输出的与测量过程步调一致的数字波形激励信号，将微处理器送来的波形数据存储至FPGA内的RAM，并在测量过程控制模块的作用下读取该RAM的内容并送到外部测量总线。\n[0066] 测量激励发生模块产生的波形并不是直接施加到被测器件的基极、集电极上，而是作为波形数字信号源提供给测量电路后，进行数模转换、波形变换、波形切割、极性选择、增益调节等一系列处理后，再通过测量驱动电路，施加到被测器件上。\n[0067] 如图6所示，设计双端口RAM保存集电极波形激励数据，由于波形数据是由微处理器端写入到双端口RAM中，因此只需改变存储在波形RAM中的数据即可适应不同测量情况，理论上该模块可用于发生任意波形。以存放一个完整周期的正弦平方波形数据为例，设计将波形RAM分为四个区，对应四个象限，以每个象限存放512个测量点为例，波形RAM设为\n512×4＝2048个存储单元。每个象限波形数据要从每个象限的起始地址开始存放，设计象限计数器提供波形RAM的高位读地址，每个象限的测量点数由微处理器端写入表示测量点数量参数的预置数寄存器，该寄存器的输出提供波形RAM的低位读地址，当低位地址计数值产生溢出时，使象限计数器加1，切换到下一象限。基极阶梯波通过设计阶梯计数器产生。在基极波形发生与集电极波形发生之间建立一种联系，依据半导体管的测试原理，当一条特性曲线测量完毕时，需要基极阶梯上抬一个台阶，因此用象限计数器溢出信号的边沿作为基极阶梯计数器的计数脉冲边沿，使得基极阶梯计数器加一，这种办法解决了集电极与基极两种波形之间的同步问题。\n[0068] 低位地址计数器清零信号、象限计数器清零信号、阶梯计数器的清零信号由测量过程控制模块产生，象限计数器和阶梯计数器同时清零。并且测量过程控制模块决定在设定的测量时刻将集电极波形数据和基极阶梯数据送到外部测量端总线。低位地址计数器加\n1信号由波形切割模块产生(T5定时器的溢出信号T5_over＝1时，低位地址计数器值加\n1)。\n[0069] (5)波形切割模块\n[0070] 波形切割模块设计为对T1、T2、T3、T4、T5五个定时器进行测量定时时序控制的状态机，在测量过程控制模块状态机运行到一个测量点周期开始的状态时，启动定时开始(测量过程控制模块状态机中的STATE5状态，输出wr_c_da信号作为start_timmer)。对大功率器件的测量需要使用全部五个定时器；对小功率器件测量T1、T2、T3的定时初值可以设为0，即只需要T4、T5进行定时即可。对于大功率器件(根据模式寄存器决定测量器件是大功率器件还是小功率器件，由微处理器写入)，波形切割模块输出切割信号引导测量电路产生切割动作，得到符合占空比和脉宽要求的切割脉冲。\n[0071] 图7表示测试一条特性曲线时集电极持续加电的情况。每条短的横线代表每个测试点的电压，测量每个点的时间根据测量电路的需要被确定为4ms。在这4毫秒期间，测量点一直处于加电状态，半导体管的功耗极大。\n[0072] 图8中，在波形切割模块控制下，测量电路施加到测量点的扫描电压变换为脉冲方式，图中每条竖线代表一个脉冲电压(注：因为实际工作时脉宽极短，所以在图中脉冲用一条竖线代替)，在测试每个点时，仅仅在脉冲的高电平期间对集电极加电，如果脉冲的占空比设置为一个较大的数值，半导体管的功耗相对与持续加电方式明显变低。例如对于占空比为50比1的典型情况而言，脉冲加电方式下的功耗只有前者的2％，此时半导体管加电的实际时间只有80微秒，通过采用高速A/D器件和精确的时序控制，在80微秒期间完成测试结果的采集、转换、存储工作。\n[0073] 图8中的脉冲电压是通过将图7波形进行切割得到的，切割的时候将不会有电压施加到被测器件上。波形切割控制器输出切割信号控制测量电路产生切割动作，为了得到符合占空比和脉宽要求的切割脉冲，就必须引入定时器进行计时。为了更详细的说明这个问题，从图8任取一个脉冲周期，将其放大得到图9。\n[0074] 在图9中箭头指向的正脉冲相当于图8中的竖线。由于测量电路工作的需要，在进行大功率测试时除了对集电极进行切割外，还必须对基极信号进行切割。P_W和P_N分别表示集电极和基极的切割脉冲。可以看出共有五个定时器T1、T2、T3、T4、T5。T1产生从开始一点测量到半导体管开始工作所需时间。T2产生从半导体管开始工作到集电极开始加电所经历的时间。测量驱动电路在T1+T2这段时间内处于“能量存储”阶段。T2计时结束后，集电极停止切割，T3开始计时。在T3这段时间内，在“能量存储”阶段存储的能量被释放，由于在实际运行时，T3只有数十微秒，因此可以在集电极上实现瞬时的大电流以便完成对特大功率器件的测量，T3计时结束后，集电极电源又被切割。T4定时器与T3定时器同时开始计时，表示对一个测量点的测量开始，当T4计时结束时(即T3的计时完成三分之二)，同时由测量过程控制模块中的主控制状态机启动A/D转换、存储工作。当T5计时完毕时，即表示对一个测量点的测量工作全部完成。另外根据测量电路的要求，集电极的脉宽被设计为基极脉宽的二分之一。上述五个定时器初值在测量开始之前从微处理器端写入。\n[0075] (6)测量结果缓存模块\n[0076] 如图10测量结果缓存模块包含一个测量结果缓存FIFO和生成该FIFO写信号控制的状态机。来自测量电路接口模块的AD器件转换完成信号，启动状态机产生对测量端总线的读信号，具体实施中的AD芯片转换结果读信号要求维持60ns以上，精准时间控制由状态机完成，从外部测量电路送回的测量结果在数据总线上稳定后，状态机控制产生FIFO写信号，将被测器件的测量结果写入测量结果缓存FIFO中。\n[0077] (7)测量过程控制模块\n[0078] 为了保证测量和数据采集过程的有序进行，需要设置一个总的控制机构用于控制半导体管特性的测量进程，同时协调各模块外部量电路的工作。测量过程控制模块及其它模块的控制逻辑都使用状态机设计实现，测量过程控制模块的状态机负责输出其它模块中状态机的启动信号、输出表示当前测量进程的状态信号等；各模块的状态机完成有特定目的的控制信号。\n[0079] 图11是测量过程控制模块测量控制状态机的状态转换图，下面结合图11描述主状态机中各状态的含义、状态转换条件、输出信号的分析。\n[0080] STATEO是初始状态。在上电复位或者软件复位时进入该状态。在该状态measure_done信号被置为1，表示当前处于测量停止状态。\n[0081] STATE1状态下，如果rdempty信号为1，则进入该状态并等待启动测量的信号。\nrdempty信号来自于微处理器接口模块的测量命令缓存FIFO，是FIFO的空信号。\n[0082] STATE2是基极、集电极计数器清零状态。当start_measure信号为1时进入该状态。在该状态输出信号wave_gen_clear使基极、集电极计数器清零。start_measure信号即测量启动信号，是模式寄存器的第0位，由微处理器写入。\n[0083] STATE3是基极阶梯计数器输出状态，在该状态输出wr_b_da信号用于将基极阶梯计数值输出到D/A转换器，准备进入一条特性曲线的测量周期。\n[0084] STATE4等待写入D/A完成状态。由于写入基极D/A的时间超过微处理器的一个读写周期，所以设立该状态，当wr＝1时进入该状态。wr信号由测量电路接口模块中的测量端总线写信号生成状态机控制产生。\n[0085] STATE5是集电极RAM数据输出状态。当基极计数值写D/A操作完成时(wr＝0)，进入该状态，准备进入一个点的测量周期，输出wr_c_da信号。wr_c_da信号作为测量激励发生模块中波形RAM读请求信号，同时该信号启动波形切割模块的定时器时序控制状态机开始工作，测量电路接口模块根据wr_c_da信号，译码得到集电极波形数据DA的偏移地址，送到测量总线的地址。\n[0086] STATE6是等待写入D/A完成状态。当wr＝1时进入该状态。由于写入集电极D/A的时间超过微处理器的一个读写周期，所以设立该状态。\n[0087] STATE7是等待采样时刻到来状态。当集电极波形数据写D/A操作完成时(wr＝\n0)，此时进入该状态，并等待采样时刻的到来。\n[0088] STATE8状态，当T4定时器溢出时，进入该状态，并输出wr_ad信号，wr_ad信号是启动AD转换信号，该信号使测量电路端地址总线输出访问XY轴数据AD寄存器的地址。\n[0089] STATE9是输出A/D地址保持状态。在STATE8状态输出的wr_ad信号会启动测量电路接口模块中的测量端总线写信号生成状态机，使wr＝1时，进入STATE9，外部测量端总线输出的地址在测量电路内部被译码作为A/D转换的片选信号，启动AD转换。选用的AD转换芯片ADC10461转换启动信号要求保持250ns以上，wr信号的保持时间由测量电路接口模块中的测量端总线写信号生成状态机控制，wr＝0时退出该状态。\n[0090] STATE10是等待完成一点测量状态。wr＝0时进入该状态，在该状态等待T5定时器溢出信号。当主控制状态机停留在该状态时，测量电路接口模块中的读AD转换状态机和测量结果缓存模块中的测量结果缓存FIFO写信号生成状态机状态机处于运行状态。\n[0091] STATE11是完成一点测量状态。当T5定时器溢出时进入该状态，表示一个测量点周期的测量工作已经完成。\n[0092] STATE12是完成一条曲线测量状态。TC_c_over是测量激励生成模块中集电极低位读地址计数器的溢出信号，当TC_c_over＝1时表示一条曲线测量周期结束，进入该状态。如果TC_c_over＝0，将回到STATE5，开始当前曲线的下一个点的测量周期。\n[0093] STATE13是完成整个特性曲线簇测量状态。TC_b_over是测量激励生成模块中基极阶梯计数器的溢出信号，当TC_b_over＝1表示特性曲线簇测量完毕，进入该状态。如果TC_b_over＝0，将回到STATE3，开始当前特性曲线簇的下一条曲线的测量。