图形化雷达信号处理高层集成设计平台及方法

发明专利无效专利

申请号：
CN201210334162.X
IPC分类号：G06F17/50
申请日期：
2012-09-11
申请人：
西安电子科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	图形化雷达信号处理高层集成设计平台及方法
申请号	CN201210334162.X	申请日期	2012-09-11
法律状态	撤回	申报国家	暂无
公开/公告日	2013-01-09	公开/公告号	CN102867087A
优先权	暂无	优先权号	暂无
主分类号	G06F17/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F17/00 特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法〔6〕 G06F17/50 计算机辅助设计（静态存储的测试电路的设计入G11C 29/54）〔6，8〕	IPC分类号	G;0;6;F;1;7;/;5;0查看分类表>
申请人	西安电子科技大学	申请人地址	陕西省西安市太白南路2号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	西安电子科技大学	当前权利人	西安电子科技大学
发明人	苏涛;杨涛;秦岩;何学辉;兰国光
代理机构	陕西电子工业专利中心	代理人	程晓霞;王品华

摘要

本发明涉及一种图形化雷达信号处理高层集成设计平台及方法，设计方法在设计平台上使用，主要解决了雷达信号处理设计方法软硬件脱离，低效率、无移植性和通用性差的问题。本发明在建模模块中创建图形化模型；在模型分析模块中对模型分析并检测；分析结果分送至源代码生成、工程文件生成和时序分析模块，所生成的源代码和工程文件以及链接文件经过DSP编译器得到可执行的DSP程序及MAP文件，硬件调试模块将上述两文件载入雷达信号处理器并通信，实现在线调试，链接文件是由硬件配置模块的内存分配链表生成的。本发明能够实时查看处理器内存。本发明应用程序移植性好、代码执行效率高、且技术延续性好，能够加快雷达信号处理机设计进度。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供