用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路

发明专利有效专利

申请号：
CN201780057470.3
IPC分类号：G06F12/0864;G06F12/0895;G11C8/18
申请日期：
2017-09-01
申请人：
高通股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路
申请号	CN201780057470.3	申请日期	2017-09-01
法律状态	实质审查	申报国家	中国
公开/公告日	2019-05-03	公开/公告号	CN109716308A
优先权	暂无	优先权号	暂无
主分类号	G06F12/0864 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F11/00 错误检测；错误校正；监控（在基于记录载体和传感器之间的相对运动而实现的信息存储中的错误检测、校正或监控所用的方法或装置入 G11B 20/18；监控，即，监控记录或重现的进程入G11B 27/36；静态存储中所用的方法或装置入G11C29/00）〔1，4，2006.01〕 G06F11/22 在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位〔3，2006.01〕 G06F11/26 功能检验〔3〕 G06F11/273 检验器硬设备，即输出处理电路〔6〕 G06F12/0864 使用伪联合装置，例如：组相联或散列法〔2016.01〕	IPC分类号	G;0;6;F;1;2;/;0;8;6;4;;;G;0;6;F;1;2;/;0;8;9;5;;;G;1;1;C;8;/;1;8查看分类表>
申请人	高通股份有限公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	高通股份有限公司	当前权利人	高通股份有限公司
发明人	迈克尔·潘
代理机构	北京律盟知识产权代理有限责任公司	代理人	杨林勳

摘要

提供用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路。在一个方面，高速缓冲存储器时钟产生电路采用检测器电路，所述检测器电路经配置以接收路地址及产生指示高速缓冲读取请求是否产生单路命中的单向命中信号。时钟及启用电路经配置以响应于系统时钟信号及高速缓冲启用信号而产生高速缓冲时钟信号，并且响应于所述高速缓冲时钟信号及读取启用信号而产生高速缓冲读取启用信号。门控电路经配置以响应于单向命中信号、高速缓冲时钟信号及高速缓冲读取启用信号而产生读取时钟信号。感测放大器时钟产生电路经配置以响应于具有定义脉冲宽度的所述读取时钟信号而产生感测放大器时钟信号。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供