用于对集成电路中的单元内容进行加扰的方法及装置

发明专利无效专利

申请号：
CN200480024043.8
IPC分类号：G06F11/30;G06K9/00
申请日期：
2004-07-08
申请人：
艾梅尔公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	用于对集成电路中的单元内容进行加扰的方法及装置
申请号	CN200480024043.8	申请日期	2004-07-08
法律状态	权利终止	申报国家	中国
公开/公告日	2007-10-31	公开/公告号	CN101065733
优先权	暂无	优先权号	暂无
主分类号	G06F11/30 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F11/00 错误检测；错误校正；监控（在基于记录载体和传感器之间的相对运动而实现的信息存储中的错误检测、校正或监控所用的方法或装置入 G11B 20/18；监控，即，监控记录或重现的进程入G11B 27/36；静态存储中所用的方法或装置入G11C29/00）〔1，4，2006.01〕 G06F11/30 监控〔3〕	IPC分类号	G;0;6;F;1;1;/;3;0;;;G;0;6;K;9;/;0;0查看分类表>
申请人	艾梅尔公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	艾梅尔公司	当前权利人	艾梅尔公司
发明人	阿兰·韦尔涅
代理机构	北京律盟知识产权代理有限责任公司	代理人	王允方;刘国伟

摘要

本发明提供一种用于加扰一顺序单元中的数据的系统。所述顺序单元是配置用以自一数据总线接收所述数据。一加扰单元与所述顺序单元及所述数据总线相耦合。所述加扰单元是配置用以从所述数据总线接收一加扰单元输入，并产生与所述加扰单元输入不同的一加扰单元输出。所述加扰单元输出被传输至所述顺序单元。一解扰单元与所述顺序单元相耦合并配置用以从所述顺序单元接收一解扰单元输入，并产生与所述解扰单元输入不同的一解扰单元输出。所述解扰单元输出与所述加扰单元输入相等。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
1	US5442628A	暂无	1993-11-15	Local area network data processing system containing a quad elastic buffer and layer management (ELM) integrated circuit and method of switching失效专利	Paul M. Anderson;Lloyd A. Hasley
2	CN1369714A	2002-09-18	2001-07-18	大规模集成电路边界扫描测试系统无效专利	中国人民解放军第二炮兵工程学院技术开发中心

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供