基于与门反相器图的网表级电路面积优化方法及存储介质

发明专利有效专利

申请号：
CN202011475649.0
IPC分类号：G06F30/323
申请日期：
2020-12-15
申请人：
西安国微半导体有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于与门反相器图的网表级电路面积优化方法及存储介质
申请号	CN202011475649.0	申请日期	2020-12-15
法律状态	实质审查	申报国家	中国
公开/公告日	2021-04-30	公开/公告号	CN112733474A
优先权	暂无	优先权号	暂无
主分类号	G06F30/323	IPC分类号	G;0;6;F;3;0;/;3;2;3查看分类表>
申请人	西安国微半导体有限公司	申请人地址	陕西省西安市高新区丈八街办科技二路72号西安软件园零壹广场10901室变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	西安国微半导体有限公司	当前权利人	西安国微半导体有限公司
发明人	屈展
代理机构	西安嘉思特知识产权代理事务所（普通合伙）	代理人	李园园

摘要

本发明公开了一种基于与门反相器图的网表级电路面积优化方法及存储介质，优化方法包括：步骤1、获取第一网表级电路文件；步骤2、根据第一网表级电路文件按照预设顺序得到若干第一节点和各个第一节点之间的连接关系；步骤3、基于预设顺序将第一节点对应创建为与门/反相器图的第二节点，且当第二节点存在局部子结构时，利用散列查找方法在散列表中查找局部子结构的同构结构，以得到第二节点的创建结果；步骤4、基于预设顺序，按照步骤3的方法处理下一个第一节点，直至处理完成所有第一节点，得到最终的与门/反相器图。本发明的优化方法能够去除冗余的电路结构，从而达到减少电路结构冗余，达到电路结构面积减小的目的，最终使得内存减少。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供