一种基于多FPGA的控制系统

发明专利无效专利

申请号：
CN200810116658.3
IPC分类号：G06F17/50;G05B19/02
申请日期：
2008-07-15
申请人：
北京中星微电子有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于多FPGA的控制系统
申请号	CN200810116658.3	申请日期	2008-07-15
法律状态	权利终止	申报国家	中国
公开/公告日	2008-12-03	公开/公告号	CN101315547
优先权	暂无	优先权号	暂无
主分类号	G06F17/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F17/00 特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法〔6〕 G06F17/50 计算机辅助设计（静态存储的测试电路的设计入G11C 29/54）〔6，8〕	IPC分类号	G;0;6;F;1;7;/;5;0;;;G;0;5;B;1;9;/;0;2查看分类表>
申请人	北京中星微电子有限公司	申请人地址	北京市海淀区学院路35号世宁大厦16层变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	北京中星微电子有限公司	当前权利人	北京中星微电子有限公司
发明人	邹杨
代理机构	北京亿腾知识产权代理事务所	代理人	陈霁

摘要

本发明披露了一种基于多FPGA的控制系统，包括存储控制部件、若干功能模块、外部存储器，其特征在于，所述的存储控制部件由多级存储控制单元组成，该多级存储控制单元依次串行连接在所述的若干功能模块和外部存储器之间，且根据需要分布在多个FPGA中。本发明由于将系统中的存储控制模式由原来的集中统一改为多级分散，使得全局最优的设计要求转化为若干局部最优的设计要求，故降低了设计人员实现设计目标的难度，并且优化了设计时序与布线资源，从而提高了ASIC验证效率。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供