具有交错的局部互连结构的存储单元阵列

发明专利无效专利

申请号：
CN200480030197.8
IPC分类号：G11C7/18;G11C16/04
申请日期：
2004-09-16
申请人：
先进微装置公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	具有交错的局部互连结构的存储单元阵列
申请号	CN200480030197.8	申请日期	2004-09-16
法律状态	权利终止	申报国家	中国
公开/公告日	2006-12-27	公开/公告号	CN1886798
优先权	暂无	优先权号	暂无
主分类号	G11C7/18 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C7/00 数字存储器信息的写入或读出装置（G11C 5/00优先；用于采用半导体器件的存储器的辅助电路入G11C 11/4063，G11C 11/413，G11C 11/4193）〔2，5〕 G11C7/18 位线组织；位线布局〔7〕	IPC分类号	G;1;1;C;7;/;1;8;;;G;1;1;C;1;6;/;0;4查看分类表>
申请人	先进微装置公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	赛普拉斯半导体公司	当前权利人	赛普拉斯半导体公司
发明人	M·伦道夫;S·哈达德;T·瑟盖特;R·法斯托
代理机构	北京戈程知识产权代理有限公司	代理人	程伟;孙向民

摘要

一种存储单元阵列(50)，包括制造于半导体衬底(54)上呈二维阵列的存储单元(52)，所述存储单元(52)系排列成定义行方向(67)的多行与定义列方向(69)的多列，每一列的存储单元(52)系包括多个交错的沟道区(58)与源极/漏极区(64)，导电性互连(72)系设置在每一源极/漏极区(64)的顶部且仅连接至另一源极/漏极区(64)，该另一源极/漏极区(64)是在毗邻该列的第二列内，所述导电性互连(64)系设置成使得每隔一个导电性互连(64)系将毗邻列连接至该列的右侧，且每隔一个导电性互连系将毗邻列连接至该列的左侧，多条源极/漏极控制线(70)则在存储单元(52)的毗邻列之间延伸且电性连接至每一连接毗邻列间的导电性互连(72)。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供