与FPGA结合的FLASH芯片及指令处理方法

发明专利有效专利

申请号：
CN201310495546.4
IPC分类号：G06F9/30;G06F21/44
申请日期：
2013-10-21
申请人：
北京兆易创新科技股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	与FPGA结合的FLASH芯片及指令处理方法
申请号	CN201310495546.4	申请日期	2013-10-21
法律状态	授权	申报国家	中国
公开/公告日	2015-04-29	公开/公告号	CN104572015A
优先权	暂无	优先权号	暂无
主分类号	G06F9/30 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F9/00 程序控制设计，例如，控制单元（用于外部设备的程序控制入G06F13/10）〔1，4，2006.01，2018.01〕 G06F9/06 使用存储的程序，即使用处理设备的内部存储来接收程序或者保留程序〔1，2006.01〕 G06F9/30 与执行机器指令相关的设计，例如指令译码（用于执行微指令的入G06F9/22；）〔3，2006.01，2018.01〕	IPC分类号	G;0;6;F;9;/;3;0;;;G;0;6;F;2;1;/;4;4查看分类表>
申请人	北京兆易创新科技股份有限公司	申请人地址	北京市海淀区学院路30号科大天工大厦A座12层变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	北京兆易创新科技股份有限公司	当前权利人	北京兆易创新科技股份有限公司
发明人	张新楼;潘荣华;张赛
代理机构	北京润泽恒知识产权代理有限公司	代理人	赵娟

摘要

本发明提供了一种与FPGA结合的FLASH芯片，所述FPGA与Flash‑1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与Flash‑2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到Flash‑2与FPGA中，Flash‑2与FPGA分别判断是否执行所述外部指令；若所述外部指令为所述Flash‑2无法识别的RPMC验证指令，则FPGA依据配置信息与RPMC的值生成第一RPMC验证值，并判断是否与RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述芯片为非法芯片。本发明用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供