基于FPGA的视频图像处理器

发明专利无效专利

申请号：
CN200610129493.4
IPC分类号：H04N7/015;H04N5/14;G06F3/14
申请日期：
2006-11-22
申请人：
天津亚威达电子有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于FPGA的视频图像处理器
申请号	CN200610129493.4	申请日期	2006-11-22
法律状态	权利终止	申报国家	中国
公开/公告日	2007-05-16	公开/公告号	CN1964465
优先权	暂无	优先权号	暂无
主分类号	H04N7/015 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04N 图像通信，如电视 H04N7/00 电视系统（部件入H04N 3/00，H04N 5/00；用于数字视频信号编码，解码，压缩或解压缩的方法或装置；可选的内容分发入H04N 21/00） H04N7/015 高清晰度电视系统〔6〕	IPC分类号	H;0;4;N;7;/;0;1;5;;;H;0;4;N;5;/;1;4;;;G;0;6;F;3;/;1;4查看分类表>
申请人	天津亚威达电子有限公司	申请人地址	天津市河东区太阳城蓝山园13-1-102 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	天津七所信息技术有限公司	当前权利人	天津七所信息技术有限公司
发明人	崔宝英;谢长虹;刘晓军
代理机构	天津才智专利商标代理有限公司	代理人	吕志英

摘要

本发明提供一种基于FPGA的视频图像处理器，该装置包括有均衡器模块、解串器模块、驱动器模块、串码器模块、时钟模块以及FPGA控制处理器；所述均衡器模块接收HD/SD格式视频信号，并对接收的视频信号进行补偿，补偿后的视频信号送入解串器模块实现串行数据到并行数据的转换，转换后的10bit/20bit并行数据经FPGA控制处理器处理后，输入到串码器模块，进行并行数据到串行数据的转换，并经驱动器模块传输到外部设备，时钟模块为解串器模块和串码器模块提供1.485GHz的时钟信号。有益效果是该系统能在实时采集处理的HD/SD格式视频信号，功能强大且操作简单，并且容易处理，可根据不同需求订制不同IP核，硬件易于升级，以满足未来对各种新增功能的需求，集成度高，性能稳定，成本低廉，性价比极高。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供