创建硬件组件的软件的方法以及硬件组件

发明专利有效专利

申请号：
CN201410070613.2
IPC分类号：G06F9/50
申请日期：
2014-02-28
申请人：
帝斯贝思数字信号处理和控制工程有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	创建硬件组件的软件的方法以及硬件组件
申请号	CN201410070613.2	申请日期	2014-02-28
法律状态	授权	申报国家	中国
公开/公告日	2014-10-29	公开/公告号	CN104123187A
优先权	暂无	优先权号	暂无
主分类号	G06F9/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F9/00 程序控制设计，例如，控制单元（用于外部设备的程序控制入G06F13/10）〔1，4，2006.01，2018.01〕 G06F9/06 使用存储的程序，即使用处理设备的内部存储来接收程序或者保留程序〔1，2006.01〕 G06F9/46 多道程序装置〔3〕 G06F9/50 资源分配，例如，中央处理单元〔CPU〕的〔7，2006.01〕	IPC分类号	G;0;6;F;9;/;5;0查看分类表>
申请人	帝斯贝思数字信号处理和控制工程有限公司	申请人地址	德国帕德博恩变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	帝斯贝思数字信号处理和控制工程有限公司	当前权利人	帝斯贝思数字信号处理和控制工程有限公司
发明人	S·梅尔滕;M·施伦格;H·罗斯;F·梅尔滕斯
代理机构	中国国际贸易促进委员会专利商标事务所	代理人	张立国

摘要

本发明涉及一种用来创建用于测量、控制或调节系统的硬件组件（1）的软件的方法，所述系统包括处理器（4）、FPGA（3）和多个I/O通道（2），其中，所述I/O通道（2）连接到所述FPGA（3）上并且所述FPGA（3）经由通信接口（5）与处理器（4）连接，所述方法包括如下步骤：选择用于通过FPGA（3）操作的第一子集（9）的I/O通道（2）；创建用于在所述FPGA（3）上执行的第一应用程序；选择用于通过处理器操作的第二子集的I/O通道；创建用于在处理器上执行的第二应用程序，其中，所述创建第一应用程序的步骤包括创建用于将第二子集的I/O通道与通信接口连接的代码。本发明还涉及一种用于运行这样的硬件组件的方法以及一种根据所述方法运行的硬件组件。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供