降低抖动的混合信号集成电路器件

发明专利无效专利

申请号：
CN01137556.6
IPC分类号：--
申请日期：
2001-10-29
申请人：
富士通株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	降低抖动的混合信号集成电路器件
申请号	CN01137556.6	申请日期	2001-10-29
法律状态	权利终止	申报国家	中国
公开/公告日	2002-10-23	公开/公告号	CN1375935
优先权	暂无	优先权号	暂无
主分类号	暂无	IPC分类号	暂无查看分类表>
申请人	富士通株式会社	申请人地址	日本神奈川县变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	株式会社索思未来	当前权利人	株式会社索思未来
发明人	伊恩·朱索·戴迪克
代理机构	中国国际贸易促进委员会专利商标事务所	代理人	王永刚

摘要

混合信号集成电路器件，包含接收输入信号延迟一定延迟时间产生输出信号的信号处理电路。信号处理电路包括至少一个提供延迟的部分，延迟时间受到所施加电源电压变化的影响。此集成电路器件配备有至少一个内部电源调压器，连接到器件外部的电源，从外部电源电压获得被调整了的内部电源电压，施加到一个提供延迟的部分。该集成电路器件至少还有一个电路部分被电源电压供电而不是被调整过的内部电源电压供电。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供