一种多用户高速伪随机序列发生器电路及其工作方法

发明专利有效专利

申请号：
CN201910149077.8
IPC分类号：G06F7/58
申请日期：
2019-02-28
申请人：
中国人民解放军陆军工程大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种多用户高速伪随机序列发生器电路及其工作方法
申请号	CN201910149077.8	申请日期	2019-02-28
法律状态	授权	申报国家	中国
公开/公告日	2019-06-25	公开/公告号	CN109933303A
优先权	暂无	优先权号	暂无
主分类号	G06F7/58 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F7/54 （转入G06F 7/52 至 G06F 7/537） G06F7/58 随机数或伪随机数发生器〔3〕	IPC分类号	G;0;6;F;7;/;5;8查看分类表>
申请人	中国人民解放军陆军工程大学	申请人地址	江苏省南京市秦淮区后标营路88号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国人民解放军陆军工程大学	当前权利人	中国人民解放军陆军工程大学
发明人	乔庐峰;陈庆华;孟繁成;孙明乾;杨健;邹仕祥
代理机构	南京理工大学专利中心	代理人	薛云燕

摘要

本发明公开了一种多用户高速伪随机序列发生器电路及其工作方法。该电路包括DDR和FPGA；其中DDR用于预先为大量用户以队列方式存储各自的随机数序列，FPGA用于管理DDR中的随机数队列，为不同的用户按顺序循环读取所属队列中的长度值。方法为：针对DDR中的每个队列，在FPGA建立高速子队列，用于缓存以突发方式从DDR中读出的部分数值供FPGA内部的用户电路高速读取；当某个子队列中缓存数据深度低于门限时，队列管理器从DDR内部对应的队列中根据上次读取的存储位置顺序，读入设定数量的长度值，并写入对应的子队列。本发明提供的伪随机序列的长度大、硬件成本低、实时性强，可以同时为大量用户提供伪随机长度序列。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供