基于FPGA的多接口存储器验证系统

发明专利无效专利

申请号：
CN201010022919.2
IPC分类号：G11C29/56
申请日期：
2010-01-18
申请人：
华东师范大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于FPGA的多接口存储器验证系统
申请号	CN201010022919.2	申请日期	2010-01-18
法律状态	撤回	申报国家	中国
公开/公告日	2010-07-07	公开/公告号	CN101770817A
优先权	暂无	优先权号	暂无
主分类号	G11C29/56 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C29/00 存储器正确运行的校验；备用或离线操作期间测试存储器〔1，8〕 G11C29/56 用于静态存储器的外部测试装置，例如，自动测试设备〔ATE〕；所用接口〔8〕	IPC分类号	G;1;1;C;2;9;/;5;6查看分类表>
申请人	华东师范大学	申请人地址	上海市闵行区东川路500号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	华东师范大学	当前权利人	华东师范大学
发明人	韩定定;石山;钟慧敏;杨晓;葛勇;张立为
代理机构	上海蓝迪专利事务所	代理人	徐筱梅

摘要

本发明公开了一种基于FPGA的多接口存储器验证系统，系统包括ARM模块和FPGA模块，两模块之间以总线方式连接，采用FPGA端模拟SRAM外部存储器方式，将FPGA内控制器逻辑映射到ARM内存中来提供数据和控制的访问接口；系统采用异步总线通讯方式，将ARM输出的异步控制信号、异步地址及数据信号同步到FPGA的内部时钟域中；系统存储器数据、控制接口统一采用存储器数据直接映射方式，使各存储器控制器IP核移植集成于系统中；数据访问接口以先进先出形式实现。本发明能灵活地支持最新接口类型的存储器，在最短的时间内对最新的存储器芯片进行测试、验证以及同时进行多种类型的芯片测试及演示，大大缩短了新型存储芯片投入实际使用的时间周期。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供