一种基于多FPGA的有源配电网实时仿真器内部接口设计方法

发明专利有效专利

申请号：
CN201710096627.5
IPC分类号：G06F13/38;G06F13/32
申请日期：
2017-02-22
申请人：
天津大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于多FPGA的有源配电网实时仿真器内部接口设计方法
申请号	CN201710096627.5	申请日期	2017-02-22
法律状态	授权	申报国家	中国
公开/公告日	2017-06-13	公开/公告号	CN106844256A
优先权	暂无	优先权号	暂无
主分类号	G06F13/38 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕 G06F13/38 信息传送，例如，在总线上进行的（G06F 13/14优先）〔4〕	IPC分类号	G;0;6;F;1;3;/;3;8;;;G;0;6;F;1;3;/;3;2查看分类表>
申请人	天津大学	申请人地址	天津市南开区卫津路92号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	天津大学	当前权利人	天津大学
发明人	王成山;王智颖;李鹏;赵金利;宋关羽
代理机构	天津市北洋有限责任专利代理事务所	代理人	杜文茹

摘要

一种基于多FPGA的有源配电网实时仿真器内部接口设计方法，包括：1)将各子系统信息下载到对应FPGA中，对内部接口参数进行初始化；2)设置仿真时刻t＝0，启动仿真；3)仿真时间向前推进一个步长，t＝t+Δt；4)各FPGA完成仿真计算；5)将每个FPGA待发送的数据进行串化和分配通道后，经高速收发器转换为高速串行数据，发送到目标FPGA；6)FPGA高速收发器接收高速串行数据并转换为并行数据，进一步完成数据的拼接和解串；7)判断仿真时间是否达到仿真终了时刻，如达到设定的仿真终了时刻，则仿真结束，否则返回步骤3)。本发明在保证仿真器内部接口稳定性和通用性的同时，实现了仿真器内部数据通讯的正确性和高效性，为基于多FPGA的有源配电网实时仿真奠定了基础。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供