一种RISC处理器浮点栈指令翻译装置及方法

发明专利有效专利

申请号：
CN200810112231.6
IPC分类号：G06F9/45;G06F9/30
申请日期：
2008-05-22
申请人：
中国科学院计算技术研究所

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种RISC处理器浮点栈指令翻译装置及方法
申请号	CN200810112231.6	申请日期	2008-05-22
法律状态	授权	申报国家	中国
公开/公告日	2008-10-15	公开/公告号	CN101286122
优先权	暂无	优先权号	暂无
主分类号	G06F9/45 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F9/45 （转入G06F 8/40-G06F 8/54， G06F 9/455）	IPC分类号	G;0;6;F;9;/;4;5;;;G;0;6;F;9;/;3;0查看分类表>
申请人	中国科学院计算技术研究所	申请人地址	北京市海淀区中关村科学院南路6号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国科学院计算技术研究所	当前权利人	中国科学院计算技术研究所
发明人	陈龙;武成岗;崔慧敏
代理机构	北京律诚同业知识产权代理有限公司	代理人	梁挥;祁建国

摘要

本发明公开了RISC处理器及其浮点栈指令翻译装置及方法，其选择目标体系结构的多个浮点寄存器作为目标寄存器，并以一整型数据变量和浮点数组变量，作为模拟TOP寄存器和模拟数据寄存器，模拟源体系结构的TOP寄存器操作和数据寄存器；在翻译浮点栈指令中，根据不同的浮点栈指令，选择未被分配的目标寄存器，将所述浮点栈指令的模拟数据寄存器映射到相应的所述未被分配的目标寄存器，对所述相应的目标寄存器进行翻译操作，并根据目标寄存器的变化更新模拟TOP寄存器以及模拟数据寄存器；其能够节省因固定映射寄存器而生产的数据交换和数据传输指令翻译时的开销，提高二进制翻译系统的效率。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供