存储器系统及非易失性存储器

发明专利有效专利

申请号：
CN201910733672.6
IPC分类号：G11C5/02;G11C16/10;G11C16/14
申请日期：
2019-08-08
申请人：
东芝存储器株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	存储器系统及非易失性存储器
申请号	CN201910733672.6	申请日期	2019-08-08
法律状态	暂无	申报国家	中国
公开/公告日	2020-09-29	公开/公告号	CN111724827A
优先权	暂无	优先权号	暂无
主分类号	G11C5/02 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C5/00 包括在G11C 11/00组中的存储器零部件 G11C5/02 存储元件的排列，例如，矩阵形式的排列	IPC分类号	G;1;1;C;5;/;0;2;;;G;1;1;C;1;6;/;1;0;;;G;1;1;C;1;6;/;1;4查看分类表>
申请人	东芝存储器株式会社	申请人地址	日本东京变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	铠侠股份有限公司	当前权利人	铠侠股份有限公司
发明人	西川卓;铃木理气;小岛庆久
代理机构	北京律盟知识产权代理有限责任公司	代理人	杨林勳

摘要

实施方式提供一种能够缩短针对来自主机的请求的响应时间的存储器系统及非易失性存储器。实施方式的存储器系统具备非易失性存储器、及控制非易失性存储器的动作的存储器控制器。非易失性存储器从存储器控制器接收用来执行擦除及编程的至少任一个的第1指令，在执行基于第1指令的包含复数分段的第1处理中，从存储器控制器接收到第2指令时，执行不等待到第1处理的指定分段结束为止而挂起第1处理的第2处理，在执行第1处理中，从存储器控制器接收到第3指令时，执行等待到第1处理的指定分段结束为止后挂起第1处理的第3处理。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供