一种阵列基板及其制造方法

1.一种阵列基板，阵列基板设有显示区和位于周边的框胶区，在阵列基板的显示区和框胶区之间设有挡水槽，其特征在于：阵列基板上形成有钝化层，挡水槽形成在钝化层中，所述挡水槽的下方具有蚀刻阻挡层，所述蚀刻阻挡层位于栅绝缘层上，所述栅绝缘层位于第一层金属上。
2.根据权利要求1所述的阵列基板，其特征在于：所述蚀刻阻挡层由半导体层材料制成的。
3.根据权利要求1所述的阵列基板，其特征在于：所述蚀刻阻挡层由金属材料制成的。
4.根据权利要求1所述的阵列基板，其特征在于：所述蚀刻阻挡层由形成数据线的金属材料制成的。
5.根据权利要求1-4任一所述的阵列基板，其特征在于：挡水槽上覆盖ITO薄膜。
6.根据权利要求5所述的阵列基板，其特征在于：所述阵列基板为窄边框的阵列基板。
7.根据权利要求1-6任一所述阵列基板的制造方法，其特征在于，包括如下步骤：
第一步：在玻璃基板上形成第一层金属图形，通过第一层金属图形包括扫描线、第一金属走线、周边端子；
第二步：在形成上述图形的阵列基板上沉积栅绝缘层；
第三步：在形成上述图形的阵列基板上沉积半导体层，通过光刻工艺形成沟道层、以及位于周边的刻蚀阻挡层；
第四步：在形成上述图形的阵列基板上，沉积第二层金属薄膜，通过光刻工艺形成第二层金属图形，第二金属图形包括数据线、以及源漏电极；
第五步，在形成上述图形的阵列基板上，沉积钝化层；
第六步，在形成上述图形的阵列基板上，涂布光刻胶，通过光刻工艺，形成接触孔、以及位于蚀刻阻挡层上的凹部，该凹部为挡水墙；
第七步，在形成上述图形的阵列基板上，沉积ITO薄膜，通过光刻工艺，形成像素电极，端子电极。
8.根据权利要求1-6任一所述阵列基板的制造方法，其特征在于，包括如下步骤：
第一步：在玻璃基板上形成第一层金属图形，通过第一层金属图形包括扫描线、第一金属走线、周边端子；
第二步：在形成上述图形的阵列基板上沉积栅绝缘层；
第三步：在形成上述图形的阵列基板上沉积半导体层，通过光刻工艺形成沟道层；
第四步：在形成上述图形的阵列基板上，沉积第二层金属薄膜，通过光刻工艺形成第二层金属图形，第二金属图形包括数据线、源漏电极、和蚀刻阻挡层；
第五步，在形成上述图形的阵列基板上，沉积钝化层；
第六步，在形成上述图形的阵列基板上，涂布光刻胶，通过光刻工艺，形成接触孔、以及位于蚀刻阻挡层上的凹部，该凹部为挡水墙；
第七步，在形成上述图形的阵列基板上，沉积ITO薄膜，通过光刻工艺，形成像素电极，端子电极。
9.根据权利要求7-8任一所述阵列基板的制造方法，其特征在于，所述第七步，在所述挡水槽上也覆盖有ITO薄膜。
10.根据权利要求7-8任一所述阵列基板的制造方法，其特征在于，所述挡水槽位于第一金属走线区域内。

一种阵列基板及其制造方法\n技术领域\n[0001] 本发明涉及液晶显示器制造，特别是阵列基板及其制造方法。\n背景技术\n[0002] 液晶显示器具有轻薄、省电、大尺寸等特点，已经被大众接受，液晶显示器替代CRT显示器，液晶显示器称为主流显示技术。随着液晶显示技术的不断发展，窄边框称为液晶屏幕作为液晶显示器的趋势。\n[0003] 如图1所示为液晶显示面板的结构示意图，液晶显示面板包括相对设置的阵列基板1和彩膜基板2，阵列基板1和彩膜基板2通过在周边区域通过框胶3进行粘接，在阵列基板\n1和彩膜基板2相对均设有配向膜(PI)4，其中，液晶显示面板的显示区域称为AA区，周边区域称为非显示区BB(边框区)，液晶显示面板的边框尺寸指的是显示区距离液晶显示面板边缘5的距离。\n[0004] 参阅图2，非显示区BB(边框区)尺寸主要包括显示区与配线膜(PI)边界的距离a，配向膜(PI)靠近框架2的边界与框胶2靠近配向膜(PI)边界之间的距离b，框胶3的宽度c、以及框胶3靠近液晶显示面板边缘5的边界至液晶显示面板边缘5的距离d。\n[0005] 为了减小边框尺寸，目前一种做法是减小配向膜和框胶的距离b。在减小配向膜与框胶的距离的前提是配向膜与框胶不能接触，原因是配向膜是绝缘性的材质会导致框胶中的金球无法与阵列基板中的ITO电性接触，另外也会降低框胶与阵列基板的粘着性。\n[0006] 目前应用较成熟较广泛的涂布取向膜溶液的方式主要有两种，一种是使用取向膜印刷版进行转印的方式；另一种是喷墨式印刷方式，喷墨式印刷方式不需要制作印刷版，设备构造简单化，大大节约了成本，但是喷墨式印刷方式需要的安全距离较大。目前一般通过在彩膜基板上制作挡水墙，在阵列基板上制作挡水槽，控制PI精度。\n[0007] 如图3所示，阵列基板1上制作挡水槽11或挡水墙、在彩膜基板2相对应的位置制作挡水墙21或挡水槽，挡水槽或挡水墙可以防止配向液4的溢出，但制作的挡水墙或者挡水槽却进一步的增加了边框区的尺寸，不利于进一步的窄边框化。\n[0008] 在背沟道刻蚀(BCE)的5道光刻工艺中，要在阵列基板1上制作挡水槽11，一般使用第四道光刻工艺，也就是接触孔工艺。接触孔工艺一般是使用干刻，一直干刻至阵列第一层金属14停止。由于挡水槽11段差较大，在阵列第五道光刻工艺中，会导致挡水槽11内部的光刻胶相对于外侧的光刻胶更厚，因此在光刻胶曝光过程中会出现挡水槽内部的光刻胶曝光不充分，导致挡水槽内部的ITO发生ITO残留12，如图4所示，图4中13为金球，14为第一金属层，15为端子ITO。\n[0009] 如图5所示，由于挡水槽11的位于显示区和封框胶之间，这些区域一般为金属走线\n16的位置，当ITO 12发生残留时，会导致相邻的金属线16发生短路18，造成无法与端子17连接。而当使用有机绝缘层的面板，在制作挡水槽时更容易发生ITO残留导致金属走线短路。\n发明内容\n[0010] 本发明的目的在于通过设置挡水槽的蚀刻阻挡层，防止ITO残留在金属走线上导致金属走线短路的阵列基板及其制造方法。\n[0011] 本发明提供一种阵列基板，阵列基板设有显示区和位于周边的框胶区，在阵列基板的显示区和框胶区之间设有挡水槽，所述挡水槽的下方具有蚀刻阻挡层。\n[0012] 其中，所述蚀刻阻挡层由半导体层材料制成的。\n[0013] 其中，所述蚀刻阻挡层由金属材料制成的。\n[0014] 其中，所述蚀刻阻挡层由形成数据线的金属材料制成的。\n[0015] 其中，挡水槽上覆盖ITO薄膜。\n[0016] 其中，所述阵列基板为窄边框的阵列基板。\n[0017] 本发明又提供一种阵列基板的制造方法，包括如下步骤：\n[0018] 第一步：在玻璃基板上形成第一层金属图形，通过第一层金属图形包括扫描线、第一金属走线、周边端子；\n[0019] 第二步：在形成上述第一步图案的阵列基板上沉积栅绝缘层；\n[0020] 第三步：在形成上述第二步图案的阵列基板上沉积半导体层，通过光刻工艺形成沟道层、以及位于周边的刻蚀阻挡层；\n[0021] 第四步：在形成上述第三步图形的阵列基板上，沉积第二层金属薄膜，通过光刻工艺形成第二层金属图形，第二金属图形包括数据线、以及源漏电极；\n[0022] 第五步，在形成上述第四步图形的阵列基板上，沉积钝化层；\n[0023] 第六步，在形成上述第五步图形的阵列基板上，涂布光刻胶，通过光刻工艺，形成接触孔、以及位于蚀刻阻挡层上的凹部，该凹部为挡水墙；\n[0024] 第七步，在形成上述第六步图形的阵列基板上，沉积ITO薄膜，通过光刻工艺，形成像素电极，端子电极。\n[0025] 本发明又提供一种阵列基板的制造方法，包括如下步骤：\n[0026] 第一步：在玻璃基板上形成第一层金属图形，通过第一层金属图形包括扫描线、第一金属走线、周边端子；\n[0027] 第二步：在形成上述第一步图案的阵列基板上沉积栅绝缘层；\n[0028] 第三步：在形成上述第二步图案的阵列基板上沉积半导体层，通过光刻工艺形成沟道层；\n[0029] 第四步：在形成上述第三步图形的阵列基板上，沉积第二层金属薄膜，通过光刻工艺形成第二层金属图形，第二金属图形包括数据线、源漏电极、和蚀刻阻挡层；\n[0030] 第五步，在形成上述第四步图形的阵列基板上，沉积钝化层；\n[0031] 第六步，在形成上述第五步图形的阵列基板上，涂布光刻胶，通过光刻工艺，形成接触孔、以及位于蚀刻阻挡层上的凹部，该凹部为挡水墙；\n[0032] 第七步，在形成上述第六步图形的阵列基板上，沉积ITO薄膜，通过光刻工艺，形成像素电极，端子电极。\n[0033] 其中，所述第七步，在所述挡水槽上也覆盖有ITO薄膜。\n[0034] 其中，所述挡水槽位于第一金属走线区域内。\n[0035] 本发明通过设置挡水槽的刻蚀阻挡层，来防止ITO残留在金属走线上导致金属走线短路。\n附图说明\n[0036] 图1为现有液晶显示面板的结构示意图；\n[0037] 图2为图1的液晶显示面板的边框区组成部分示意图；\n[0038] 图3为图1的使用挡水墙和挡水槽的面板示意图；\n[0039] 图4为现有背沟道刻蚀背板工艺中制作挡水墙导致ITO残留示意图；\n[0040] 图5为图4所示挡水槽ITO残留导致金属走线短路的示意图；\n[0041] 图6为本发明阵列基板挡水槽位置的示意图；\n[0042] 图7为本发明阵列基板挡水槽位置第一实施例的示意图；\n[0043] 图8为图7在C-C’方向的截面图；\n[0044] 图9为本发明阵列基板挡水槽位置第二实施例的示意图；\n[0045] 图10为图9在C-C’方向的截面图；\n具体实施方式\n[0046] 下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。\n[0047] 图6所示为窄边框阵列基板的结构示意图，阵列基板设有显示区AA和位于周边的框胶区BB，在阵列基板的显示区AA和框胶区BB之间设有挡水槽50，挡水槽50的下方具有蚀刻阻挡层。\n[0048] 挡水槽50下方的蚀刻阻挡层由半导体材料制成的或由金属材料材料制成的，且挡水槽50覆盖ITO薄膜。\n[0049] 如图7和图8所示为本发明一种窄边框在阵列基板的第一实施例的示意图，在该第一实施例中，挡水槽50下方的蚀刻阻挡层是半导体材料。\n[0050] 阵列基板设有位于玻璃基板100上的纵横交错的扫描线10和数据线20、栅极绝缘层80、半导体层90、配向膜60、与由半导体层材料制成的刻蚀阻挡层91、框胶30以及位于框胶30外侧的端子40，并在阵列基板上设置凹部50，即挡水槽50，该挡水槽50位于框胶30内侧，位于显示区A-A外侧，即：挡水槽50位于显示区AA和框胶区BB之间。\n[0051] 蚀刻阻挡层91设置于挡水墙50下方，挡水墙50可以防止在挡水层制作过程中ITO残留在第一层金属200(扫描线10层)上，导致金属走线短路。\n[0052] 其中，第一层金属200包括扫描线10、金属走线及周边端子30。\n[0053] 通过在形成挡水墙50的凹部下面设置半导体层材料制成的蚀刻阻挡层91，当发生ITO残留时，只会留在半导体层90上，而不会发生残留至第一层金属200。\n[0054] 半导体层90与第一层金属200之间间隔栅绝缘层80，刻蚀阻挡层与半导体层90同时形成，且蚀刻阻挡层的材料与半导体层90的制成材料相同。\n[0055] 本发明一种窄边框阵列基板的制造方法，包括下列步骤：\n[0056] 第一步，在玻璃基板上沉积金属薄膜，涂布光刻胶，通过第一次光刻工艺，形成第一层金属200图形，第一层金属200图形包括扫描线10、第一金属走线、周边端子40。\n[0057] 第二步，在形成上述第一步图案的阵列基板上沉积栅绝缘层80。\n[0058] 第三步，在形成上述第二步图案的阵列基板上沉积半导体层90，通过第二次光刻工艺形成沟道层，以及位于周边的刻蚀阻挡层91。\n[0059] 第四步，在形成上述第三步图形的阵列基板上，沉积金属薄膜，通过第三次光刻工艺，形成第二层金属图形，包括数据线20、源漏电极。\n[0060] 第五步，在形成上述第四步图形的阵列基板上，沉积钝化层70。\n[0061] 第六步，在形成上述第五步图形的阵列基板上，涂布光刻胶，通过第四次光刻工艺，形成端子接触孔110，第一层金属与第二层金属接触孔，端子接触孔，以及金属走线区域的凹部50，该凹部50为挡水墙50，该凹部50位于由半导体层90形成的蚀刻阻挡层91的上面。\n[0062] 第七步，在形成上述第六步图形的阵列基板上，沉积ITO薄膜，通过第五次光刻工艺，形成像素电极120，端子电极以及第一层金属与第二层金属连接层，且在挡水墙50也覆盖了ITO薄膜。\n[0063] 本发明通过半导体层90作为挡水槽刻蚀钝化层90，来防止ITO残留在金属走线上导致金属走线短路。\n[0064] 如图9和图10所示为本发明一种窄边框在阵列基板的第二实施例的示意图，相同的附图标记表示相同的零部件。\n[0065] 在第二实施例中，刻蚀阻挡层由第二金属层300制成，挡水墙50设置在第二金属层\n300的上方。\n[0066] 为了避免金属暴露，还可在第二金属层300上方沉积ITO薄膜，采用大面积的悬置金属可能形成静电积累，并设计相应的放电回路。\n[0067] 第二实施例的制造方法，包括下列步骤：\n[0068] 第一步，在玻璃基板上沉积金属薄膜，涂布光刻胶，通过第一次光刻工艺，形成第一层金属200图形，第一层金属200图形包括扫描线10、第一金属走线、周边端子40。\n[0069] 第二步，在形成上述第一步图案的阵列基板上沉积栅绝缘层80。\n[0070] 第三步，在形成上述第二步图案的阵列基板上沉积半导体层90，通过第二次光刻工艺形成沟道层。\n[0071] 第四步，在形成上述第三步图形的阵列基板上，沉积金属薄膜，通过第三次光刻工艺，形成第二层金属图形，包括数据线20、源漏电极、以及蚀刻阻挡层301。\n[0072] 第五步，在形成上述第四步图形的阵列基板上，沉积钝化层70。\n[0073] 第六步，在形成上述第五步图形的阵列基板上，涂布光刻胶，通过第四次光刻工艺，形成端子接触孔110，第一层金属与第二层金属接触孔，端子接触孔，以及金属走线区域的凹部50，该凹部50为挡水墙50，该凹部50位于由第二金属层300形成的蚀刻阻挡层301的上面。\n[0074] 第七步，在形成上述第六步图形的阵列基板上，沉积ITO薄膜，通过第五次光刻工艺，形成像素电极120，端子电极以及第一层金属与第二层金属连接层，且在挡水墙50也覆盖了ITO薄膜。\n[0075] 本发明通过设置挡水槽的刻蚀阻挡层，来防止ITO残留在金属走线上导致金属走线短路。