著录项信息
专利名称 | 用于实现脉动阵列的处理方法和设备 |
申请号 | CN03809124.0 | 申请日期 | 2003-04-01 |
法律状态 | 撤回 | 申报国家 | 中国 |
公开/公告日 | 2005-07-27 | 公开/公告号 | CN1647064 |
优先权 | 暂无 | 优先权号 | 暂无 |
主分类号 | 暂无 | IPC分类号 | 暂无查看分类表>
|
申请人 | 皇家飞利浦电子股份有限公司 | 申请人地址 | 荷兰艾恩***
变更
专利地址、主体等相关变化,请及时变更,防止失效 |
权利人 | 皇家飞利浦电子股份有限公司 | 当前权利人 | 皇家飞利浦电子股份有限公司 |
发明人 | B·德奥里维拉卡斯特鲁普佩 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘红;刘杰 |
摘要
本发明涉及用于实现脉动阵列类结构的处理方法和设备。输入数据以预定顺序被存储在深度可配置寄存器装置(DCF)中,并被提供给处理装置(FU),该处理装置用于根据从指令数据5中生成的控制信号来处理所述输入数据,其中根据指令数据来控制寄存器装置(DCF)的深度。因而,脉动阵列可以被映射到可编程处理器例如VLIW处理器,而不需要明确地流出操作来实现寄存器移动,其中寄存器移动构成阵列的延迟线。
1、一种用于实现脉动阵列类结构的处理设备,所述设备包括:
a)输入装置,用于输入数据;
b)寄存器装置,用于以预定顺序存储所述输入数据;
c)处理装置,用于根据从指令数据生成的控制信号来处理从所 述寄存器装置接收的数据;和
d)寄存器控制装置,用于根据所述指令数据控制所述寄存器装 置的深度。
2、根据权利要求1所述的设备,其中所述寄存器装置包括在所述 处理装置的多个功能单元的输入端上提供的分布式寄存器堆。
3、根据权利要求2所述的设备,其中所述分布式寄存器堆包括对 于各自寄存器是可寻址的深度可配置FIFO寄存器堆。
4、根据权利要求3所述的设备,其中所述寄存器控制装置被安排 为根据从所述指令数据导出的控制信号来确定所述FIFO寄存器堆的最 后逻辑寄存器。
5、根据任何一项前面权利要求所述的设备,还包括至少一个用于 存储所述指令数据的流出槽。
6、根据权利要求5所述的设备,其中所述寄存器控制装置被安排 为使用存储在所述至少一个流出槽中的所述指令数据的一部分位模式 来控制所述寄存器装置的所述深度。
7、根据任何一项前面权利要求所述的设备,其中所述可编程处理 设备是可缩放VLIW处理器或粗粒度可再配置处理器。
8、根据权利要求2-7之中任何一项权利要求所述的设备,其中所 述分布式寄存器堆被连接到由多个点对点连接线构成的互连网络上。
9、根据权利要求8所述的设备,其中所述点对点互连线具有单一 源。
10、根据权利要求8所述的设备,其中所述互连网络被部分地连 接。
11、一种用于实现脉动阵列类结构的处理方法,所述方法包括:
a)在寄存器堆中以预定顺序存储所述输入数据;
b)根据从指令数据中生成的控制信号,处理从所述寄存器堆接 收的数据;和
c)根据所述指令数据控制所述寄存器堆的深度。
引用专利(该专利引用了哪些专利)
序号 | 公开(公告)号 | 公开(公告)日 | 申请日 | 专利名称 | 申请人 | 该专利没有引用任何外部专利数据! |
被引用专利(该专利被哪些专利引用)
序号 | 公开(公告)号 | 公开(公告)日 | 申请日 | 专利名称 | 申请人 | 1 | | 2015-03-10 | 2015-03-10 | | |
2 | | 2007-04-02 | 2007-04-02 | | |