提供分支指令与相关目标指令至指令缓冲区的装置及方法

发明专利有效专利

申请号：
CN02107107.1
IPC分类号：G06F9/42;G06F12/02
申请日期：
2002-03-07
申请人：
智权第一公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	提供分支指令与相关目标指令至指令缓冲区的装置及方法
申请号	CN02107107.1	申请日期	2002-03-07
法律状态	授权	申报国家	中国
公开/公告日	2002-10-23	公开/公告号	CN1375767
优先权	暂无	优先权号	暂无
主分类号	G06F9/42 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F9/42 （转入G06F 9/32， G06F 9/448）	IPC分类号	G;0;6;F;9;/;4;2;;;G;0;6;F;1;2;/;0;2查看分类表>
申请人	智权第一公司	申请人地址	美国加州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	智权第一公司	当前权利人	智权第一公司
发明人	葛林G·亨利;汤玛斯C·麦当劳
代理机构	北京集佳知识产权代理有限公司	代理人	王学强

摘要

一种位于微处理器中的分支控制装置。缓存器接收来自于指令快取区响应于撷取地址所提供包含分支指令的第一快取线。撷取地址于分支目标地址快取区的命令中提供了分支指令的目标地址。分支目标地址快取区也提供了在分支指令之后的指令的一个偏移信息。根据此偏移信息，分支指令之后的指令群被视为无效。多任务逻辑仅将有效指令群挤入一个直接耦接于指令格式化逻辑的字节宽度指令缓冲区。指令快取区响应该目标地址提供包含目标指令的第二快取线给此缓存器。目标指令之前的指令群会根据目标地址的较低位而被视为无效。多任务逻辑仅将有效的目标指令群以紧邻分支指令字节群的方式挤入指令缓冲区内。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供