用于双重图案化工艺的临界尺寸控制

发明专利有效专利

申请号：
CN201610783819.9
IPC分类号：H01L21/335;H01L29/78
申请日期：
2016-08-31
申请人：
台湾积体电路制造股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	用于双重图案化工艺的临界尺寸控制
申请号	CN201610783819.9	申请日期	2016-08-31
法律状态	授权	申报国家	中国
公开/公告日	2017-06-09	公开/公告号	CN106816378A
优先权	暂无	优先权号	暂无
主分类号	H01L21/335 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L21/00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备〔2，8〕 H01L21/02 半导体器件或其部件的制造或处理〔2，8〕 H01L21/04 至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层〔2〕 H01L21/18 器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料〔2，6，7〕 H01L21/334 制造单极型器件的台阶式工艺〔5〕 H01L21/335 场效应晶体管〔5〕	IPC分类号	H;0;1;L;2;1;/;3;3;5;;;H;0;1;L;2;9;/;7;8查看分类表>
申请人	台湾积体电路制造股份有限公司	申请人地址	中国台湾新竹变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	台湾积体电路制造股份有限公司	当前权利人	台湾积体电路制造股份有限公司
发明人	张哲诚;林志翰;曾鸿辉
代理机构	北京德恒律治知识产权代理有限公司	代理人	章社杲;李伟

摘要

在用于制造半导体器件的方法中，依次在衬底上形成伪栅极层和硬掩模层。第一掺杂部分形成在伪栅极层中，并且具有相对于伪栅极层的其它部分的蚀刻选择性。在部分硬掩模层上形成蚀刻掩模。蚀刻硬掩模层和伪栅极层以将伪栅极层的第一掺杂部分和其它部分图案化成第一伪栅极和第二伪栅极。第一伪栅极和第二伪栅极具有不同的宽度。形成介电层以外围包围每个第一伪栅极和每个第二伪栅极。用第一金属栅极和第二金属栅极替换第一伪栅极和第二伪栅极。本发明的实施例还涉及用于双重图案化工艺的临界尺寸控制。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供