基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法

发明专利有效专利

申请号：
CN201310467311.4
IPC分类号：G11C11/40;G11C16/24
申请日期：
2013-10-09
申请人：
上海交通大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法
申请号	CN201310467311.4	申请日期	2013-10-09
法律状态	授权	申报国家	中国
公开/公告日	2014-01-29	公开/公告号	CN103544986A
优先权	暂无	优先权号	暂无
主分类号	G11C11/40 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C11/00 以使用特殊的电或磁存储元件为特征而区分的数字存储器；为此所用的存储元件（G11C 14/00至G11C 21/00优先）〔5〕 G11C11/21 应用电元件的〔2〕 G11C11/34 应用半导体器件的〔2〕 G11C11/40 应用晶体管的〔2〕	IPC分类号	G;1;1;C;1;1;/;4;0;;;G;1;1;C;1;6;/;2;4查看分类表>
申请人	上海交通大学	申请人地址	上海市闵行区东川路800号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	上海交通大学	当前权利人	上海交通大学
发明人	王旭;蒋剑飞;绳伟光;何卫锋;毛志刚
代理机构	上海科盛知识产权代理有限公司	代理人	赵志远

摘要

本发明涉及一种基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法，包括以下步骤：1)在一块SRAM中使用两个不同的8管存储单元(N?type和P?type)，两个不同的8管存储单元的写位线之间通过四个开关连接；2)写操作时，在8管SRAM单元的写位线上进行位线电荷再利用技术，由两个不同的8管存储单元共同完成写操作；3)读操作时，两个不同的8管存储单元分别进行相同的读操作，该读操作采用读位线分级的结构，由读位线和其子位线共同完成读操作。与现有技术相比，本发明具有能耗低、稳定性高、性能佳、结构简单等优点。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供