基于嵌入式平台的JPEG2000图像编码与传输方法及系统

1.一种基于嵌入式平台的JPEG2000图像编码及传输方法，其特征在于该图像编码 及传输的步骤为：
a.采用图像采集部件(1)接收摄像头(5)传来的模拟信号，进行A/D转换；
b.采用图像编码部件(2)接收图像采集部件(1)采集转换的图像数据，使用 硬件编码方式对图像进行JPEG2000格式编码，编码方式与流程为：①将采 集部件(1)传来的图像数据缓存在存储器中，②设计基于FPGA平台的图像 编码算法，使用硬件逻辑直接产生编码数据，③将编码后的数据存储在存储 器中；所述的图像编码部件(2)从采集部件(1)的视频数据缓冲区提取图 像数据，按照JPEG2000编码标准算法，使用硬件电路逻辑完成图像编码， 该编码过程在FPGA平台上实现，编码后的数据放入编码数据缓冲区；所述 的控制处理部件(3)从编码数据缓冲区中提取编码数据，按照所需的数据 格式进行分割打包处理，生成符合TCP/IP协议要求的数据包，再根据请求 数据发送者的网络IP地址，通过标准以太网络接口将数据包发往远端的PC； 所述的控制处理部件(3)对某个与局域网内部计算机事先约定好的网络端 口进行侦听，一旦接收到传送图像编码数据的请求，即会用请求者的IP地 址作为目标地址，按照TCP/IP协议，通过以太网络(6)将编码后的图像 数据发送给请求者。
c.采用控制处理部件(3)，获取图像编码部件(2)产生的JPEG2000格式的图 像编码数据，并将该数据按照TCP/IP协议进行打包处理，再通过标准以太 网接口转发至以太网络(6)。
2.一种用于权利要求1所述的基于嵌入式平台的JPEG2000图像编码与传输方法的系 统，由图像采集部件(1)、图像编码部件(2)、控制处理器部件(3)和电源部件(4) 组成，其特征是：图像采集部件(1)和图像编码部件(2)通过相应的接口电路连接， 图像编码部件(2)通过相应的接口电路与控制处理部件(3)相连，控制处理部件(3) 与外部以太网络(6)相连，电源部件(4)与其他各部件电源输入端口连接；所述的 图像采集部件(2)包含有视频采集头(7)和图像采集芯片(8)，视频采集头(7)的 输出与图像采集芯片(8)的输入相连，所述图像采集芯片(8)的型号是Philips公司 的SAA7113H；所述的图像编码部件包含有FPGA芯片(9)、SDRAM芯片(10)、PROM 芯片(11)，SDRAM芯片(10)和PROM芯片(11)的数据总线、地址总线与FPGA芯 片(9)的通用端口相连，其中，SDRAM芯片(10)作为FPGA芯片(9)的数据存储 器，PROM芯片(11)作为FPGA芯片(9)的配置存储器；所述FPGA芯片(9)的型 号是Altera公司的EP1C12Q240CB，SDRAM芯片(10)的型号是Samsung公司的 K4S643232F，PROM芯片(11)的型号是Altera公司的EPCS1；所述的控制处理部件 (3)包含有嵌入式处理器(12)、SDRAM芯片(13)、FLASH芯片(14)和以太网物理 层芯片(15)，SDRAM芯片(13)、FLASH芯片(14)的数据总线、地址总线与嵌入式 处理器(12)的对应总线相连，以太网物理层芯片(15)与嵌入式处理器(12)的通 用端口相连，所述的嵌入式处理器(12)的型号是Samsung公司的S3C4510B，SDRAM 芯片(13)的型号是Samsung公司的K4S643232F，FLASH芯片(14)的型号是SST 公司的39VF800A，以太网物理层芯片(15)的型号是ALTIMA公司的AC101-TF；所述 的电源部件(4)包含有3.3V、1.8V的DC-DC转换芯片(16、17)；1.8V的DC-DC转 换芯片(17)与FPGA芯片(9)的电源端相连，其型号是NIKO公司的L1085S；3.3V 的DC-DC转换芯片(16)与嵌入式处理器(12)的电源端相连，其型号是ALPH公司 的AS2830-3.3。

技术领域\n本发明涉及一种JPEG2000图像的编码与传输方法及系统，尤其是一种可以在基 于EP1C12Q240C8与S3C4510B嵌入式平台上实现的装置进行图像的编码与传输方法及 系统。\n背景技术\nJPEG2000标准是高质量的静态图像编码标准，可以提供从无损到有损的不同压 缩质量的图像编、解码算法。随着多媒体和网络技术的发展，网络图像传输已得到广 泛应用。\n由于JPEG2000编码标准压缩图像质量高、算法复杂，因而目前传统的编码系统 都采用基于PC的计算机平台或基于嵌入式操作系统的高端MCU来实现，设备庞大复 杂，成本高，运行速度与执行效率低。随着视频网络传输产品应用的民用化、普及化， 研究便携廉价的图像编码与网络传输系统显得尤为重要。同时，在需要实时压缩图像 的应用环境中，需要高效快速的图像编码部件，使用传统软件压缩的方法不能满足要 求，因而需要一种使用硬件电路直接完成图像编码的方法。\n发明内容\n本发明的目的在于提供一种基于嵌入式平台的JPEG2000图像编码与传输的方法 及系统。该系统可以实时处理由摄像头采集的图像，用硬件电路逻辑对所采集图像按 照JPEG2000标准进行实时编码，编码后的数据按照TCP/IP协议通过以太网络进行 传输。整套系统基于嵌入式处理器平台，结构简单，图像编码质量好、速率快，数据 处理能力强，且体积小、成本低。\n为达到上述目的，本发明采用下述技术方案：\n一种基于嵌入式平台的JPEG2000图像编码与传输方法，其特征在于该图像编码 及传输系统的工作步骤为：\na.采用图像采集部件接收摄像头传来的模拟信号，进行A/D转换；\nb.采用图像编码部件接收图像采集部件采集转换的图像数据，使用硬件编码方 式对图像进行JPEG2000格式编码，编码方式与流程为：①将采集部件传来的图像数 据缓存在存储器中，②设计基于FPGA平台的图像编码算法，使用硬件逻辑直接产生 编码数据，③将编码后的数据存储在存储器中；上述的图像编码部件从采集部件的视 频数据缓冲区提取图像数据，按照JPEG2000编码标准算法，使用硬件电路逻辑完成 图像编码，该编码过程在FPGA平台上实现，编码后的数据放入编码数据缓冲区；上述 的控制处理部件从编码数据缓冲区中提取编码数据，按照所需的数据格式进行分割打 包处理，生成符合TCP/IP协议要求的数据包，再根据请求数据发送者的网络IP地 址，通过标准以太网络接口将数据包发往远端的PC；上述的控制处理部件对某个与局 域网内部计算机事先约定好的网络端口进行侦听。一旦接收到传送图像编码数据的请 求，即会用请求者的IP地址作为目标地址，按照TCP/IP协议，通过以太网络将编 码后的图像数据发送给请求者。\nc.采用控制处理部件，获取图像编码部件产生的JPEG2000格式的图像编码数据， 并将该数据按照TCP/IP协议进行打包处理，再通过标准以太网接口转发至以太 网络。\n一种用于上述的基于嵌入式平台的JPEG2000图像编码与传输方法的系统，由图 像采集部件、图像编码部件、控制处理器部件和电源部件组成，其特征是：图像采集 部件和图像编码部件通过相应的接口电路连接，图像编码部件通过相应的接口电路与 控制处理部件相连，控制处理部件与外部以太网络相连，电源部件与其他各部件电源 输入端口连接；\n上述的图像采集部件包含有视频采集头、图像采集芯片，视频采集头的输出与 图像采集芯片的输入相连。所述图像采集芯片的型号是Philips公司的SAA7113H。\n上述的图像编码部件包含有FPGA芯片、SDRAM芯片、PROM芯片，SDRAM芯片、 PROM芯片的数据总线、地址总线与FPGA芯片的通用端口相连，其中，SDRAM芯片作 为FPGA芯片的数据存储器，PROM芯片作为FPGA芯片的配置存储器。所述FPGA芯片 的型号是Altera公司的EP1C12Q240CB，SDRAM芯片的型号是Samsung公司的 K4S643232F，PROM芯片的型号是Altera公司的EPCS1；\n上述的控制处理部件包含有嵌入式处理器、SDRAM芯片、FLASH芯片、以太网物 理层芯片，SDRAM芯片、FLASH芯片的数据总线、地址总线与嵌入式处理器的对应总 线相连，以太网物理层芯片与嵌入式处理器的通用端口相连。所述的嵌入式处理器的 型号是Samsung公司的S3C4510B，SDRAM芯片的型号是Samsung公司的K4S643232F， FLASH芯片的型号是SST公司的39VF800A，以太网物理层芯片的型号是ALTIMA公司 的AC101-TF。\n上述的电源部件包含有3.3V、1.8V的DC-DC转换芯片；1.8V的DC-DC转换芯片 与FPGA芯片的电源端相连，其型号是NIKO公司的L10855；3.3V的DC-DC转换芯片 与嵌入式处理器等其他芯片的电源端相连，其型号是ALPH公司的AS2830-3.3。\n本发明与现有技术相比，具有如下显而易见的突出实质性特点和显著优点：\n1.本发明采用FPGA芯片实现图像的JPEG2000标准编码，用硬件电路逻辑完成 编码算法，产生编码数据，很大地提高了编码速率与效率，与传统的软件编码方式相 比具有快速高效编码特性。\n2.本发明采用嵌入式的硬件结构，保证了该图像传输系统比基于PC机的系统具 有更高的稳定性和可靠性，运行速度快，无需专人管理，非常适合远程无人值守的环 境。\n3.本发明是一个标准的网络设备，只需指定一个有效的IP地址，就可与各种类 型的以太网设备无缝连接。由于Internet是一个开放的网络环境，所以只要将本发 明接入Internet，即可进行远程监控等应用，组网方式灵活，具有良好的扩展性。 同时还具有体积小，使用方便的特点。\n4.普通网络图像传输系统通常都需要复杂的系统，涉及到PC机、附加软件和硬 件设备。本发明无需额外的设备，价格低廉、\n附图说明\n图1是本发明的系统结构框图。\n图2是本发明图像采集部件的连接图。\n图3是本发明图像编码部件的连接图。\n图4是本发明控制处理部件的连接图。\n图5是本发明电源部件的连接图。\n具体实施方式\n下面结合附图和实施例对本发明进一步说明。本发明的一个优选实施例参见图 1，该实例是基于嵌入式平台的JPEG2000图像编码与传输系统，由图像采集部件1、 图像编码部件2、控制处理部件3、电源部件4连接构成。图像采集部件1与图像编 码部件2相连，图像编码部件2与控制处理部件3相连，电源部件4分别与部件1、 2、3相连。图像采集部件1与摄像头相连，控制处理部件3与外部以太网6相连。\n上述图像采集部件1包含同轴视频采集接头7和图像采集芯片8，芯片型号为 Philips公司的SAA7113H，其连接方式如图2所示。同轴视频采集接头7与SAA7113H 的视频输入端相连，将外部的视频信号输入SAA7113H，进行图像采集转换；SAA7113H 的数据输出与同步信号输出与图像编码部件2的FPGA芯片9相连，采集到的图像数 据送入FPGA芯片9中缓存，SAA7113H的控制信号亦与FPGA相连，由FPGA产生控制 逻辑，控制SAA7113H工作。外部视频信号通过图像采集部件1后，被转变为数字图 像数据送入图像编码部件2。\n上述图像编码部件2包括FPGA芯片9，型号为Altera公司的EP1C12Q240CB； SDRAM芯片10，型号为Samsung公司的K4S643232F；PROM芯片11，型号为Altera 公司的EPCS1。各芯片连接如图3所示。其中FPGA芯片9是图像编码部件2的主处 理芯片，用于实现JPEG2000标准的图像编码。它的输入/输出端口与图像采集部件1 的数据信号、同步信号及控制信号相连，负责从图像采集部件1中获取数字图像数据， 缓存在SDRAM存储器中，并根据JPEG2000标准要求的编码算法，对图像进行编码； 同时它还与控制处理部件3中的嵌入式处理器芯片相连，将编码后的数据传送给控制 处理芯片。PROM芯片11是FPGA系统的配置存储芯片，与FPGA芯片9的配置管脚相 连，将FPGA芯片9配置为符合JPEG2000标准算法的编码芯片。SDRAM的地址线Addr、 数据线Data与选通信号与FPGA芯片9的输入/输出接口相连，作为FPGA芯片的数据 缓冲区，存储数字图像数据。\n上述控制处理部件3包括32位嵌入式处理器12，型号为Samsung公司的 S3C4510B；SDRAM芯片13，型号为Samsung公司的K4S643232F；FLASH芯片14，型 号为SST公司的39VF800A；以太网物理层芯片15，型号可以是ALTIMA公司的 AC101-TF。各芯片连接如图4所示。其中嵌入式处理器12为系统的核心处理部件， 其输入/输出管脚与图像编码部件2中FPGA芯片9的输入/输出管脚相连，直接获取 经过FPGA芯片9编码后的图像数据，并对该数据按照以太网传输标准进行打包处理， 通过以太网络6发送出去。SDRAM的地址线、数据线、选通控制线分别与处理器芯片 的地址总线、数据总线及存储选通线相连，作为处理器工作时的数据存储区。FLASH 芯片14的地址线、数据线及选通控制线亦分别与处理器芯片的地址总线、数据总线 及存储选通线相连，作为处理器的程序空间。以太网物理层芯片15的数据输入/输出 线、控制线与处理器芯片的输入/输出线相连，由处理器来控制工作，作为与以太网 的数据接口，打包后的数据通过该芯片发送到网络上。\n上述的电源部件4包括3.3V和1.8V的DC-DC转换芯片16、17，3.3V的DC-DC 转换芯片16的型号是ALPH公司的A82830-3.3，1.8V的DC-DC转换芯片17的型号是 NIKO公司的L1085S，芯片连接如图5所示。转换芯片的电源输入均为外部输入电源， 1.8V转换芯片17的输出与FPGA芯片9的电源输入相连，为FPGA芯片9提供电源； 3.3V转换芯片的输出与嵌入式处理器等其它芯片的电源相连，为它们工作提供电源。\n系统上电后，存放在控制处理部件3中的FLASH芯片中的启动代码自动运行， 在应用程序中初始化图像采集芯片、网络传输芯片等外围芯片，设置其工作参数；同 时存放在图像编码部件2中的PROM中的配置数据自动传输到FPGA芯片9中，将FPGA 芯片9配置为符合JPEG2000标准算法的图像编码系统。\n系统的工作流程是：图像采集部件1通过视频接头接收摄像机传来的模拟图像 信号，将其转换为数字图像信号，并传送给图像编码部件2中的FPGA芯片9，存储 在缓冲区中；图像编码部件2中的FPGA芯片9对该数字信号按照JPEG2000标准算法， 使用电路逻辑进行数据编码，并将编码后的码流数据存放在编码数据缓冲区；控制处 理部件3中的嵌入式处理器芯片与图像编码部件2中的FPGA芯片9通过输入/输出接 口进行数据传输操作，从编码数据缓冲区中提取图像的JPEG2000编码数据，按照TCP /IP协议进行分割处理打包；同时控制处理部件对局域网内特定的网络端口进行侦 听，一旦接收到传送视频数据的请求，即会用请求者的IP地址作为目标地址，通过 以太网络将编码后的图像数据发送给远端请求者。