路由器多队列数据包缓存管理与输出队列调度系统

发明专利无效专利

申请号：
CN200810103051.1
IPC分类号：H04L12/56;H04L12/02
申请日期：
2008-03-31
申请人：
清华大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	路由器多队列数据包缓存管理与输出队列调度系统
申请号	CN200810103051.1	申请日期	2008-03-31
法律状态	权利终止	申报国家	中国
公开/公告日	2008-08-27	公开/公告号	CN101252536
优先权	暂无	优先权号	暂无
主分类号	H04L12/56 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04L 数字信息的传输，例如电报通信（电报和电话通信的公用设备入H04M）〔4〕 H04L12/56 （转入H04L12/70）〔5，6〕	IPC分类号	H;0;4;L;1;2;/;5;6;;;H;0;4;L;1;2;/;0;2查看分类表>
申请人	清华大学	申请人地址	北京市-82信箱变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	清华大学	当前权利人	清华大学
发明人	杨珂;徐明伟;赵有健;全成斌
代理机构	暂无	代理人	暂无

摘要

路由器多队列数据包缓存管理与输出队列调度系统属于因特网主干网核心路由器技术领域。其特征在于用一片FPGA配合片外数据片存储器和链表存储器构成。该FPGA芯片含有：接收外界数据的数据片FIFO存储器及链表管理电路，链表管理电路通过两个接口电路分别和数据片存储器及链表存储器相连，链表管理电路输出经过队列状态存储器的1024个队列状态信息到队列调度电路，队列调度电路把1024个队列中加权和最大的队列调度出来，并将调度出来的队列编号通过调度结果FIFO存储器送到链表管理电路，链表管理电路通过数据片存储器接口电路，将数据片存储器存储的数据片经数据包发送电路输出。系统支持质量服务，数据包速率为2.5Gbps时，能线速处理进出存储器的数据包。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供