罩幕式只读存储器的制造方法

1.一种罩幕式只读存储器的制造方法，其特征在于：包括下列 步骤：
提供基底；
在所述基底上形成埋入式位线；
在所述基底上形成栅极介电层，并在所述基底上形成字符线，且 以所述字符线下方的所述埋入式位线之间的所述基底部分作为存储 单元；
在所述基底上覆盖第一介电层；
在所述第一介电层中形成编码窗口，所述编码窗口位于一预定部 分的所述存储单元的上方；
在所述编码窗口的侧壁形成间隙壁；
以所述第一介电层与所述间隙壁为罩幕，在所述编码窗口下方的 所述存储单元中注入离子；
在所述基底上形成第二介电层以填满所述编码窗口。
2.根据权利要求1所述的罩幕式只读存储器的制造方法，其特 征在于：所述埋入式位线的走向是与所述字符线垂直。
3.根据权利要求1所述的罩幕式只读存储器的制造方法，其特 征在于：形成所述埋入式位线的方法包括下列步骤：
在所述基底上形成罩幕层；
在所述罩幕层上形成图案化的光阻层；
以所述光阻层为罩幕，除去暴露出的所述罩幕层，以暴露出部分 所述基底；
以所述光阻层为罩幕，对所述基底中注入离子，以形成所述埋入 式位线；
除去所述光阻层；
氧化暴露出的所述基底，以在所述埋入式位线上形成隔离氧化 层；
除去所述罩幕层。
4.根据权利要求1所述的罩幕式只读存储器的制造方法，其特 征在于：还包括覆盖所述第一介电层于所述基底上之后，平坦化所述 第一介电层的步骤。
5.根据权利要求1所述的罩幕式只读存储器的制造方法，其特 征在于：还包括形成所述第二介电层于所述基底上之后，平坦化所述 第二介电层的步骤。
6.根据权利要求1所述的罩幕式只读存储器的制造方法，其特 征在于：所述第一介电层的厚度介于1000至2000之间。
7.一种罩幕式只读存储器的程序化方法，其特征在于：包括下 列步骤：
提供基底，所述基底上已形成有交错的埋入式位线与字符线，其 中所述字符线设置于所述埋入式位线上方，且位于所述字符线下方的 所述埋入式位线之间的部分的所述基底作为存储单元；
在所述基底上覆盖第一介电层；
在所述第一介电层中形成编码窗口，所述编码窗口位于一预定部 分的所述存储单元的上方；
所述编码窗口的侧壁形成间隙壁；
以所述第一介电层与所述间隙壁为罩幕，在所述编码窗口下方的 所述存储单元中注入离子。
8.根据权利要求7所述的罩幕式只读存储器的程序化方法，其 特征在于：所述埋入式位线的走向与所述字符线垂直。
9.根据权利要求7所述的罩幕式只读存储器的程序化方法，其 特征在于：还包括覆盖所述第一介电层于所述基底上之后，平坦化所 述第一介电层的步骤。
10.根据权利要求7所述的罩幕式只读存储器的程序化方法，其 特征在于：所述第一介电层的厚度介于1000至2000之间。

技术领域\n本发明涉及一种半导体工艺方法(Semiconductor Process)，且特别 涉及一种罩幕式只读存储器(MaskROM)的制造方法。\n背景技术\n在各种只读存储器中，罩幕式只读存储器是结构与工艺最为简单 的，其存储单元(MemoryCell)的基本结构是一金氧半导体晶体管 (MOSTransistor)，而在程序化时是在其栅极(Gate)下方的信道区 (Channel)中注入离子，以改变其启始电压(Threshold Voltage，VT)。 罩幕式只读存储器即是以存储单元的启始电压来代表其中的资料值， 且读取时是以一定栅极电压下存储单元的信道开、关来决定其资料 值，而此信道的开、关是由此存储单元本身的启始电压来决定的。\n公知技术的罩幕式只读存储器的制造方法请参照图1A-1C。如图 1A所示，首先在基底100上形成埋入式位线110(走向垂直纸面)及其 上方的隔离氧化层120，再在基底100上形成栅极氧化层130。然后 形成走向与埋入式位线110垂直的字符线140，此时位于一对埋入式 位线110之间，且位于一条字符线140下方的部分的基底100即作为 一存储单元144。\n请参照图1B，接下来进行编码步骤，其是先在基底上形成图案 化的光阻层150，其具有编码窗口(Coding Window)153以暴露出预定 部分的存储单元144，而此编码窗口153的宽度大于存储单元144的 宽度。接着在此预定部分的存储单元144中注入离子160，以提高其 启始电压(Thresholdvoltage)，此时即完成编码。\n请参照图1C，接下来去除光阻层150，再在基底100上形成介 电层170，然后进行其它后段工序。\n上述公知方法虽常被采用，但有其缺点存在。请参照图1B，由 于光阻层150的编码窗口153的宽度大于欲注入的存储单元144的宽 度，所以注入的离子160容易扩散到不需注入的存储单元144中，并 影响其启始电压与信道开启电流，进而影响资料存、取的正确性。\n发明内容\n为此，本发明提出一种罩幕式只读存储器的制造方法，其步骤如 下：首先在基底的第一方向上形成埋入式位线，再在基底上形成栅极 介电层，并在第二方向上形成字符线，此时位于埋入式位线之间，且 以字符线下方的基底部分作为存储单元。接着在基底上覆盖第一介电 层，再在第一介电层中形成许多编码窗口，其是位于部分的存储单元 上方。接下来在编码窗口的侧壁形成间隙壁，再以第一介电层与间隙 壁为罩幕，在编码窗口下方的存储单元中注入一离子。然后在基底上 形成第二介电层以填满所有编码窗口。\n如上所述，由于本发明是在编码窗口的侧壁形成间隙壁，所以可 缩减离子注入的范围，从而防止注入的掺质扩散至不需注入的存储单 元。因此，采用本发明的方法制造罩幕式只读存储器时，并不会影响 资料存、取的正确性。\n本发明并提出一种罩幕式只读存储器的程序化方法，其是在交错 的埋入式位线与字符线形成之后，在基底上覆盖第一介电层，再在第 一介电层中形成许多编码窗口，其是位于部分的存储单元上方。接下 来在编码窗口的侧壁形成间隙壁，再以第一介电层与间隙壁为罩幕， 在编码窗口下方的存储单元中注入一离子。\n由于本方法在编码窗口的侧壁形成间隙壁以缩减离子注入的范 围，因此能防止植入的掺质扩散至不需植入的存储单元。因此，采用 本发明的方法程序化罩幕式只读存储器时，并不会影响资料存、取的 正确性。\n为使本发明的上述目的、特征和优点能更明显易懂，下文特举佳 实施例，并配合附图，作详细说明：\n附图说明\n图1A-1C是公知技术的罩幕式只读存储器的工艺剖面图；\n图2A-2F是本发明较佳实施例的罩幕式只读存储器的工艺剖面 图。\n图号说明\n100、200：基底\n110、210：埋入式位线(BuriedBitLine)\n120、220：隔离氧化层\n130、230：栅极氧化层(GateOxide)\n140、240：字符线(B讧Line)\n144、244：存储单元(MemoryUnit)\n150、206、250：光阻层(PhotoresistLayer)\n153、273：编码窗口(CodingWindow)\n160、208、260：离子\n170、270、290：介电层\n202：垫氧化层伊adOxide)\n204：罩幕层(MaskLayer)\n具体实施方式\n本发明较佳实施例的罩幕式只读存储器的制造方法请参照图 2A-2F。如图2A所示，首先依次在基底200上形成垫氧化层202、罩 幕层204与图案化的光阻层206，再以光阻层206为罩幕，除去暴露 出的罩幕层204与垫氧化层202。接着以光阻层206为罩幕注入离子 208，以在基底200中形成埋入式位线210。\n请参照图2B，接着去除光阻层206，再进行一热氧化步骤，使 暴露出的部分的基底200表面氧化而形成隔离氧化层220，并将埋入 式位线210驱赶至其下。\n请参照图2C，接着去除罩幕层204与垫氧化层202，再在基底 200上形成栅极氧化层230。然后形成走向与埋入式位线210垂直的 字符线240，此时位于一对埋入式位线210之间，且位于一条字符线 240下方的部分的基底200即作为一个存储单元244。接下来在基底 200上覆盖介电层270，其厚度可以是介于1000A至2000A之间，然 后平坦化介电层270，其方法可以是化学机械研磨法(Chemical MechanicalPolishing，CMP)。\n请参照图2D与图2E，是接下来的编码步骤。如图2D所示，首 先在基底上形成图案化的光阻层250，其是暴露出预定部分的存储单 元244上方的介电层270。然后以光阻层250为罩幕，除去暴露出的 介电层270，以形成编码窗口(CodingWindow)273。\n请参照图2E，接着在编码窗口273的侧壁形成间隙壁280，其 材质可以是氧化硅。然后以介电层270与间隙壁280为罩幕，在编码 窗口273下方的存储单元244中注入离子260，以提高其启始电压， 即完成此编码步骤。当基底200的掺杂型态为p型时，此离子260可 以是硼离子。\n请参照图2F，接下来在基底200上形成介电层290以填满编码窗 口273，然后再平坦化介电层290，其方法可以是化学机械研磨法。\n如上所述，在本发明较佳实施例的罩幕式只读存储器的制造方法 中，是在编码窗口的侧壁形成间隙壁，所以可缩减离子注入的范围， 从而防止注入的掺质扩散至不需注入的存储单元。另外，此处特别说 明的是，由于本发明方法的变化在于将编码动作移至介电层形成之 后，因此此方法所需的微影工艺数目与公知方法相同，而不会影响产 品的交货时间(TurningMoundTime，TAT)。\n虽然本发明已以一较佳实施例公开如上，但其并非用以限定本发 明，任何熟悉所述项技术的人员，在不脱离本发明的精神和范围内， 可作各种的更动与润饰，但本发明的保护范围应当以权利要求书所限 定的为准。