基于Viterbi译码的多路并行循环块回溯方法

发明专利无效专利

申请号：
CN200410008606.6
IPC分类号：--
申请日期：
2004-03-16
申请人：
北京中电华大电子设计有限责任公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于Viterbi译码的多路并行循环块回溯方法
申请号	CN200410008606.6	申请日期	2004-03-16
法律状态	权利终止	申报国家	中国
公开/公告日	2005-09-21	公开/公告号	CN1671058
优先权	暂无	优先权号	暂无
主分类号	暂无	IPC分类号	暂无查看分类表>
申请人	北京中电华大电子设计有限责任公司	申请人地址	北京市昌平区北七家未来科技城南区中国电子网络安全和信息化产业基地C栋变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	北京中电华大电子设计有限责任公司	当前权利人	北京中电华大电子设计有限责任公司
发明人	周斌;程东旭
代理机构	暂无	代理人	暂无

摘要

一种基于Viterbi译码的多路并行循环块回溯方法是根据Viterbi译码原理，其过程包括：提出一种仅需采用卷积码编码回溯的译码方法，回溯方法对Viterbi译码幸存路径信息的存储视情况可采用单口RAM或者双口RAM，RAM单元数的大小恒为回溯深度T的2倍与卷积码状态总数的乘积。RAM要分多块使用，分块多少由回溯深度和回溯块的大小决定。每块RAM都对应一个回溯单元和一套回溯选通网络，回溯时只有一部分RAM需要读写操作，同时有效的并行回溯路径数是回溯深度与回溯块大小的比值。回溯过程中，始点是路径度量的最小值对应的状态值作为当前回溯状态，随后，由当前回溯状态结合选出的当前幸存路径，回溯到下一个译码状态值，并且需要对多块RAM连续访问，回溯的当前状态值也在两块RAM之间实现连续切换，最后，回溯结果是反序排列的，寄存后以正常顺序输出译码结果。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供