加载中...
首页专利查询专利详情

*来源于国家知识产权局数据,仅供参考,实际以国家知识产权局展示为准

一种速率兼容的低密度奇偶校验码编码方法和编码器

发明专利有效专利
  • 申请号:
    CN200910085516.X
  • IPC分类号:H03M13/00;H03M13/11
  • 申请日期:
    2009-05-25
  • 申请人:
    普天信息技术研究院有限公司;北京邮电大学
著录项信息
专利名称一种速率兼容的低密度奇偶校验码编码方法和编码器
申请号CN200910085516.X申请日期2009-05-25
法律状态授权申报国家暂无
公开/公告日2009-10-28公开/公告号CN101567697
优先权暂无优先权号暂无
主分类号H03M13/00IPC分类号H;0;3;M;1;3;/;0;0;;;H;0;3;M;1;3;/;1;1查看分类表>
申请人普天信息技术研究院有限公司;北京邮电大学申请人地址
北京市海淀区海淀北二街6号 变更 专利地址、主体等相关变化,请及时变更,防止失效
权利人普天信息技术研究院有限公司,北京邮电大学当前权利人普天信息技术研究院有限公司,北京邮电大学
发明人吴湛击;傅婷婷;王文博;郑辰;雷旭;胡炜
代理机构北京德琦知识产权代理有限公司代理人王一斌;王琦
摘要
本发明公开了一种速率兼容的低密度奇偶校验码的校验矩阵获取方法,包括:选择母码矩阵,并确定基础扩展矩阵的大小;将基础扩展矩阵划分为六个子矩阵,按照最小环最大化原则,分别确定各个子矩阵的取值,再将各个子矩阵合并构成基础扩展矩阵;最后,利用当前扩展因子z对得到的基础扩展矩阵进行修正,再利用大小为z×z的矩阵P对修正后的基础扩展矩阵进行扩展,得到校验矩阵;利用该校验矩阵对待编码数据进行LDPC编码。应用本发明,一方面,能够实现速率兼容,另一方面,由于采用最小化最大化原则确定各个基础扩展矩阵中各个子矩阵的取值,因此,相对于打孔方式实现速率兼容的LDPC码,能够提高译码性能。

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供