具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器

发明专利有效专利

申请号：
CN201480019277.7
IPC分类号：G11C11/419;G11C7/12;G11C7/18
申请日期：
2014-04-01
申请人：
苏尔格有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器
申请号	CN201480019277.7	申请日期	2014-04-01
法律状态	授权	申报国家	中国
公开/公告日	2016-01-06	公开/公告号	CN105229744A
优先权	暂无	优先权号	暂无
主分类号	G11C11/419 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C11/00 以使用特殊的电或磁存储元件为特征而区分的数字存储器；为此所用的存储元件（G11C 14/00至G11C 21/00优先）〔5〕 G11C11/21 应用电元件的〔2〕 G11C11/34 应用半导体器件的〔2〕 G11C11/40 应用晶体管的〔2〕 G11C11/41 用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特（Schmitt）触发器〔5〕 G11C11/413 辅助电路，例如，用于寻址的、译码的、驱动的、写入的、读出的、定时的或省电的〔5〕 G11C11/417 用于场效应型存储单元的〔5〕 G11C11/419 读写〔R-W〕电路〔5〕	IPC分类号	G;1;1;C;1;1;/;4;1;9;;;G;1;1;C;7;/;1;2;;;G;1;1;C;7;/;1;8查看分类表>
申请人	苏尔格有限公司	申请人地址	英国利兹变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	苏尔格有限公司	当前权利人	苏尔格有限公司
发明人	A·斯坦斯菲尔德
代理机构	北京泛华伟业知识产权代理有限公司	代理人	王勇;李科

摘要

提供一种存储器件，包括连接至感测放大器的一个或多个全局位线以及被分组为多个存储器单元组的多个存储器单元，每个存储器单元组具有操作地连接至存储器单元组中的每个存储器单元的一个或多个局部位线。每个存储器单元组被配置为当存储器单元组的存储器单元正被读取时，使得存储器单元组的一个或多个局部位线作为输入提供给逻辑电路，并且不连接至全局位线，逻辑电路被配置为根据存储器单元组的一个或多个局部位线的状态使得电容元件连接至一个或多个全局位线中的一个。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供