一种开关电源谐波抑制电路

1.一种开关电源谐波抑制电路，包括输入整流电路、EMI滤波电路、电压转换电路、次级整流滤波电路以及反馈电路，所述输入整流电路与所述EMI电路相接，所述EMI电路输出端连接所述电压转换电路的输入端，所述电压转换电路输出端与所述次级整流滤波电路的输入端相接，所述次级整流滤波电路通过所述反馈电路连接至所述电压转换电路中以控制输出电压，其特征在于，在输入整流电路的火线电路上或输入整流电路的零线电路上串联有能够降低电源浪涌的同时降低电源谐波的热敏电阻NTC1。
2.根据权利要求1所述的一种开关电源谐波抑制电路，其特征在于，所述输入整流电路包括：
输入接口CON1，具有火线端子、零线端子和地线端子，其中，地线端子接地，火线端子接火线电路，零线端子接零线电路；
保险丝F1，接在所述输入接口CON1的火线电路上；
限压保护电路，包括第一压敏电阻MOV1、第二压敏电阻MOV2和第三压敏电阻MOV3，所述第一压敏电阻MOV1的两端分别连接所述保险丝F1的电流输出端和所述零线电路，所述第二压敏电阻MOV2和第三压敏电阻MOV3串联后，与所述第一压敏电阻MOV1并联；
瞬态电压抑制二极管GAT1，一端接至所述第二压敏电阻MOV2和第三压敏电阻MOV3之间的电路节点上，其另一端接地。
3.根据权利要求2所述的一种开关电源谐波抑制电路，其特征在于，所述EMI滤波电路为两级复合式EMI滤波电路，其包括：
电感LF1，第一线圈一端连接所述保险丝F1的电流输出端，其第二线圈一端连接至所述零线电路；
电容CX1，两端分别连接所述第一线圈的另一端和所述第二线圈的另一端；
串联的电阻R1和电阻R2，所述电阻R1和电阻R2串联后和所述电容CX1并联；
串联的电阻R3和电阻R4，所述电阻R3和电阻R4串联后和所述电容CX1并联，所述电阻R1和所述电阻R4并联，所述电阻R2和所述电阻R4并联；
电感LF2，第三线圈的一端和所述第一线圈的输出L线连接，其第四线圈和所述第二线圈的输出N线连接；
串联的电阻R10和电阻R9，所述电阻R10的另一端接至所述电阻R3和电阻R4之间的电路节点上；
并联的电容C7和有极性电容EC2，所述电容C7和有极性电容EC2并联后的一端接地，其另一端接至所述电阻R9的另一端，其中，所述有极性电容EC2的负极端接地；
串联的电阻R33和电容C13，所述电阻R33和电容C13串联后和二极管D3并联，所述二极管D3的负极端连接至所述有极性电容EC2的正极，其正极端连接一电阻R16。
4.根据权利要求3所述的一种开关电源谐波抑制电路，其特征在于，所述电压转换电路包括：
桥式整流电路BD1，输入端两极分别连接所述热敏电阻NTC1的一端和所述第四线圈的另一端，所述热敏电阻NTC1的另一端连接至所述第三线圈的另一端；
并联的有极性电容EC1、有极性电容EC4和电容C1，所述有极性电容EC1、有极性电容EC4和电容C1并联后，两端分别与所述桥式整流电路BD1输出端正极、所述桥式整流电路BD1输出端负极连接，其中，所述桥式整流电路BD1输出端负极接地；
并联的电阻R8、电阻R5、电阻R23和电容C2，所述电阻R8、电阻R5、电阻R23和电容C2并联后的一端接至所述桥式整流电路BD1输出端正极，其另一端连接有电阻R6；
二极管D1，负极连接所述电阻R6的另一端；
变压器T1，具有两组初级线圈，其中，第一组初级线圈的一端连接至所述桥式整流电路BD1输出端正极，其另一端连接至所述二极管D1的正极，第二组初级线圈的一脚接地，其另一脚连接至所述电阻R16的另一端；
开关电源管理电路，接入所述EMI滤波电路。
5.根据权利要求4所述的一种开关电源谐波抑制电路，其特征在于，所述开关电源管理电路包括：
电源管理IC U1，其上的VCC‑5脚连接至所述二极管D3的负极；
并联的光电耦合器U2B和电容C6，其中，所述光电耦合器U2B的集电极连接至所述电源管理IC U1的FB‑2脚，其发射极接地且接至所述电源管理IC U1的GND‑1脚；
顺次串联的电阻R18、电阻R17、电阻R11，其中，所述电阻R18的另一端接至所述第二组初级线圈的非接地端，所述电阻R17、电阻R11之间的电路连接至所述电源管理IC U1的DEM‑
3脚，所述电阻R11的另一端接至所述光电耦合器U2B的发射极；
电容C5，一端接至所述光电耦合器U2B的发射极，其另一端接至所述电源管理IC U1的CS‑4脚；
电阻R13、电阻R12、二极管D2、电阻R14、电阻R15和MOS晶体管Q1，所述电阻R13一端接至所述电源管理IC U1的GATE‑6脚，所述电阻R12、二极管D2并联后与所述电阻R13 串联，且所述二极管D2的负极端连接所述电阻R13，所述电阻R14和所述电阻R15串联后，所述电阻R14的另一端连接所述二极管D2的正极，所述电阻R15的另一端接至所述电源管理IC U1的CS‑4脚，所述MOS晶体管Q1的栅极连接所述二极管D2的正极，其漏极接至所述二极管D1的正极，其源极连接至所述电阻R14和电阻R15之间的电路节点上；
并联的电阻RS1、电阻RS2和电阻RS3，所述电阻RS1、电阻RS2和电阻RS3并联后的一端接至所述MOS晶体管Q1源极，其另一端接地。
6.根据权利要求5所述的一种开关电源谐波抑制电路，其特征在于，所述次级整流滤波电路包括：
MOS晶体管Q2，源极接至所述变压器T1的一端；
并联的电阻R20、电阻R21，所述电阻R20、电阻R21并联后的一端接至所述MOS晶体管Q2的源极；
电容C8，一端和所述电阻R20、电阻R21并联后的另一端连接，所述电容C8的另一端接至所述MOS晶体管Q2的漏极；
并联的有极性电容EC5和有极性电容EC3，其中，所述有极性电容EC5和有极性电容EC3的正极均接至所述MOS晶体管Q2的漏极，其负极接地并接至所述变压器T1的另一端；
电感LF3，其第五线圈的一端接至所述MOS晶体管Q2的漏极，其另一端输出V+电压，所述电感LF3的第六线圈的一端接至所述有极性电容EC5的负极端，其另一端输出V‑电压；
同步整流芯片U4，具有六个脚，其HVC‑1端分别连接有电容C12和电阻R34，所述电容C12的另一端接地，所述电阻R34的另一端接至所述同步整流芯片U4的VD‑6脚以及所述MOS晶体管Q2的漏极，所述同步整流芯片U4的VG‑5脚连接有电阻R30，所述电阻R30的另一端接至所述MOS晶体管Q2的栅极，所述同步整流芯片U4的VSS‑2脚分别接至所述MOS晶体管Q2的源极、电阻R22的一端、电容C9的一端，所述电阻R22的另一端连接所述同步整流芯片U4的SLEW‑3脚，所述电容C9的另一端连接所述同步整流芯片U4的VDD‑4脚。
7.根据权利要求6所述的一种开关电源谐波抑制电路，其特征在于，所述反馈电路包括：
电阻R24，一端接至所述有极性电容EC5的正极脚；
电阻R27，一端接至所述有极性电容EC5的正极脚；
并联的发光二极管U2A和电阻R25，其中，所述发光二极管U2A的正极端连接所述电阻R24的另一端；
串联的电阻R26和电容C10，其中，所述电阻R26的另一端连接所述发光二极管U2A的负极端，所述电容C10的另一端接至所述电阻R27的另一端；
电容C11，和串联后的电阻R26、电容C10并联；
三端精密稳压的二极管U3，二极管U3具有三个引脚，其负极端和所述发光二极管U2A的负极端连接，其正极端接地，其第三脚接至所述电阻R27和所述电容C11之间的电路节点上；
并联的电阻R28、电阻R29，所述电阻R28、电阻R29并联后的一端接至所述二极管U3的接地端，其另一端接至所述二极管U3的第三脚。

一种开关电源谐波抑制电路\n技术领域\n[0001] 本实用新型涉及天关电源，具体的说是涉及一种开关电源谐波抑制电路。\n背景技术\n[0002] 开关电源输入功率超过75W，IEC61000‑3‑2国际标准要求开关电源谐波需要达到A级要求，因此，很多产品需要增加大量成本，增设PFC电路，解决谐波问题。\n[0003] 因此，需要设计一种抑制电路，在不增加PFC电路的基础上，增加极少成本即可解决上述的谐波问题。\n实用新型内容\n[0004] 针对现有技术中的不足，本实用新型要解决的技术问题在于提供了一种开关电源谐波抑制电路，设计该抑制电路的目的是解决现有技术中的谐波问题。\n[0005] 为解决上述技术问题，本实用新型通过以下方案来实现：本实用新型的一种开关电源谐波抑制电路，包括输入整流电路、EMI滤波电路、电压转换电路、次级整流滤波电路以及反馈电路，所述输入整流电路与所述EMI电路相接，所述EMI电路输出端连接所述电压转换电路的输入端，所述电压转换电路输出端与所述次级整流滤波电路的输入端相接，所述次级整流滤波电路通过所述反馈电路连接至所述电压转换电路中以控制输出电压，在输入整流电路的火线电路上或输入整流电路的零线电路上串联有能够降低电源浪涌的同时降低电源谐波的热敏电阻NTC1。\n[0006] 进一步的，所述输入整流电路包括：\n[0007] 输入接口CON1，具有火线端子、零线端子和地线端子，其中，地线端子接地，火线端子接火线电路，零线端子接零线电路；\n[0008] 保险丝F1，接在所述输入接口CON1的火线电路上；\n[0009] 限压保护电路，包括第一压敏电阻MOV1、第二压敏电阻MOV2和第三压敏电阻MOV3，所述第一压敏电阻MOV1的两端分别连接所述保险丝F1的电流输出端和所述零线电路，所述第二压敏电阻MOV2和第三压敏电阻MOV3串联后，与所述第一压敏电阻MOV1并联；\n[0010] 瞬态电压抑制二极管GAT1，一端接至所述第二压敏电阻MOV2和第三压敏电阻MOV3之间的电路节点上，其另一端接地。\n[0011] 更进一步的，所述EMI滤波电路为两级复合式EMI滤波电路，其包括：\n[0012] 电感LF1，第一线圈一端连接所述保险丝F1的电流输出端，其第二线圈一端连接至所述零线电路；\n[0013] 电容CX1，两端分别连接所述第一线圈的另一端和所述第二线圈的另一端；\n[0014] 串联的电阻R1和电阻R2，所述电阻R1和电阻R2串联后和所述电容CX1并联；\n[0015] 串联的电阻R3和电阻R4，所述电阻R3和电阻R4串联后和所述电容CX1并联，所述电阻R1和所述电阻R4并联，所述电阻R2和所述电阻R4并联；\n[0016] 电感LF2，第三线圈的一端和所述第一线圈的输出L线连接，其第四线圈和所述第二线圈的输出N线连接；\n[0017] 串联的电阻R10和电阻R9，所述电阻R10的另一端接至所述电阻R3和电阻R4之间的电路节点上；\n[0018] 并联的电容C7和有极性电容EC2，所述电容C7和有极性电容EC2并联后的一端接地，其另一端接至所述电阻R9的另一端，其中，所述有极性电容EC2的负极端接地；\n[0019] 串联的电阻R33和电容C13，所述电阻R33和电容C13串联后和二极管D3并联，所述二极管D3的负极端连接至所述有极性电容EC2的正极，其正极端连接一电阻R16。\n[0020] 更进一步的，所述电压转换电路包括：\n[0021] 桥式整流电路BD1，输入端两极分别连接所述热敏电阻NTC1的一端和所述第四线圈的另一端，所述热敏电阻NTC1的另一端连接至所述第三线圈的另一端；\n[0022] 并联的有极性电容EC1、有极性电容EC4和电容C1，所述有极性电容EC1、有极性电容 EC4和电容C1并联后，两端分别与所述桥式整流电路BD1输出端正极、所述桥式整流电路BD1 输出端负极连接，其中，所述桥式整流电路BD1输出端负极接地；\n[0023] 并联的电阻R8、电阻R5、电阻R23和电容C2，所述电阻R8、电阻R5、电阻R23和电容C2并联后的一端接至所述桥式整流电路BD1输出端正极，其另一端连接有电阻R6；\n[0024] 二极管D1，负极连接所述电阻R6的另一端；\n[0025] 变压器T1，具有两组初级线圈，其中，第一组初级线圈的一端连接至所述桥式整流电路 BD1输出端正极，其另一端连接至所述二极管D1的正极，第二组初级线圈的一脚接地，其另一脚连接至所述电阻R16的另一端；\n[0026] 开关电源管理电路，接入所述EMI滤波电路。\n[0027] 更进一步的，所述开关电源管理电路包括：\n[0028] 电源管理IC U1，其上的VCC‑5脚连接至所述二极管D3的负极；\n[0029] 并联的光电耦合器U2B和电容C6，其中，所述光电耦合器U2B的集电极连接至所述电源管理IC U1的FB‑2脚，其发射极接地且接至所述电源管理IC U1的GND‑1脚；\n[0030] 顺次串联的电阻R18、电阻R17、电阻R11，其中，所述电阻R18的另一端接至所述第二组初级线圈的非接地端，所述电阻R17、电阻R11之间的电路连接至所述电源管理IC U1的 DEM‑3脚，所述电阻R11的另一端接至所述光电耦合器U2B的发射极；\n[0031] 电容C5，一端接至所述光电耦合器U2B的发射极，其另一端接至所述电源管理IC U1的 CS‑4脚；\n[0032] 电阻R13、电阻R12、二极管D2、电阻R14、电阻R15和MOS晶体管Q1，所述电阻R13 一端接至所述电源管理IC U1的GATE‑6脚，所述电阻R12、二极管D2并联后与所述电阻R13 串联，且所述二极管D2的负极端连接所述电阻R13，所述电阻R14和所述电阻R15串联后，所述电阻R14的另一端连接所述二极管D2的正极，所述电阻R15的另一端接至所述电源管理 IC U1的CS‑4脚，所述MOS晶体管Q1的栅极连接所述二极管D2的正极，其漏极接至所述二极管D1的正极，其源极连接至所述电阻R14和电阻R15之间的电路节点上；\n[0033] 并联的电阻RS1、电阻RS2和电阻RS3，所述电阻RS1、电阻RS2和电阻RS3并联后的一端接至所述MOS晶体管Q1源极，其另一端接地。\n[0034] 更进一步的，所述次级整流滤波电路包括：\n[0035] MOS晶体管Q2，源极接至所述变压器T1的一端；\n[0036] 并联的电阻R20、电阻R21，所述电阻R20、电阻R21并联后的一端接至所述MOS晶体管 Q2的源极；\n[0037] 电容C8，一端和所述电阻R20、电阻R21并联后的另一端连接，所述电容C8的另一端接至所述MOS晶体管Q2的漏极；\n[0038] 并联的有极性电容EC5和有极性电容EC3，其中，所述有极性电容EC5和有极性电容EC3 的正极均接至所述MOS晶体管Q2的漏极，其负极接地并接至所述变压器T1的另一端；\n[0039] 电感LF3，其第五线圈的一端接至所述MOS晶体管Q2的漏极，其另一端输出V+电压，所述电感LF3的第六线圈的一端接至所述有极性电容EC5的负极端，其另一端输出V‑电压；\n[0040] 同步整流芯片U4，具有六个脚，其HVC‑1端分别连接有电容C12和电阻R34，所述电容 C12的另一端接地，所述电阻R34的另一端接至所述同步整流芯片U4的VD‑6脚以及所述MOS 晶体管Q2的漏极，所述同步整流芯片U4的VG‑5脚连接有电阻R30，所述电阻R30的另一端接至所述MOS晶体管Q2的栅极，所述同步整流芯片U4的VSS‑2脚分别接至所述MOS晶体管 Q2的源极、电阻R22的一端、电容C9的一端，所述电阻R22的另一端连接所述同步整流芯片U4的SLEW‑3脚，所述电容C9的另一端连接所述同步整流芯片U4的VDD‑4脚。\n[0041] 更进一步的，所述反馈电路包括：\n[0042] 电阻R24，一端接至所述有极性电容EC5的正极脚；\n[0043] 电阻R27，一端接至所述有极性电容EC5的正极脚；\n[0044] 并联的发光二极管U2A和电阻R25，其中，所述发光二极管U2A的正极端连接所述电阻 R24的另一端；\n[0045] 串联的电阻R26和电容C10，其中，所述电阻R26的另一端连接所述发光二极管U2A的负极端，所述电容C10的另一端接至所述电阻R27的另一端；\n[0046] 电容C11，和串联后的电阻R26、电容C10并联；\n[0047] 三端精密稳压的二极管U3，二极管U3具有三个引脚，其负极端和所述发光二极管U2A 的负极端连接，其正极端接地，其第三脚接至所述电阻R27和所述电容C11之间的电路节点上；\n[0048] 并联的电阻R28、电阻R29，所述电阻R28、电阻R29并联后的一端接至所述二极管U3 的接地端，其另一端接至所述二极管U3的第三脚。\n[0049] 相对于现有技术，本实用新型的有益效果是：本实用新型的抑制电路在无需功率因素校正电路的情况下满足谐波限制要求，能够节省电源成本。\n[0050] 本实用新型的抑制电路可以省去功率因素校正IC、PF电感、PF开关MOS管、整流二极管以及周边电阻、电容元件，在节省成本的同时又大大缩减开关电源的体积。\n附图说明\n[0051] 图1为本实用新型开关电源谐波抑制电路总图中的Ⅰ图。\n[0052] 图2为本实用新型开关电源谐波抑制电路总图中的Ⅱ图。\n[0053] 图3为本实用新型开关电源谐波抑制电路总图中的Ⅲ图。\n[0054] 图4为本实用新型开关电源谐波抑制电路总图中的Ⅳ图。\n[0055] 图5为本实用新型开关电源谐波抑制电路总图中的Ⅴ图。\n[0056] 图6为本实用新型开关电源谐波抑制电路总图中的Ⅵ图。\n具体实施方式\n[0057] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。显然，本实用新型所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。\n[0058] 在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。\n[0059] 在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。\n[0060] 此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。\n[0061] 实施例1，本实用新型的具体结构如下：\n[0062] 请参照附图1‑6，将图1‑6按图中的A‑G相连形成本实用新型开关电源谐波抑制电路的总图。\n[0063] 本实用新型的一种开关电源谐波抑制电路，包括输入整流电路、EMI滤波电路、电压转换电路、次级整流滤波电路以及反馈电路，所述输入整流电路与所述EMI电路相接，所述EMI 电路输出端连接所述电压转换电路的输入端，所述电压转换电路输出端与所述次级整流滤波电路的输入端相接，所述次级整流滤波电路通过所述反馈电路连接至所述电压转换电路中以控制输出电压，在输入整流电路的火线电路上或输入整流电路的零线电路上串联有能够降低电源浪涌的同时降低电源谐波的热敏电阻NTC1。\n[0064] 本实施例的一种优选技术方案：所述输入整流电路包括：\n[0065] 输入接口CON1，具有火线端子、零线端子和地线端子，其中，地线端子接地，火线端子接火线电路，零线端子接零线电路；\n[0066] 保险丝F1，接在所述输入接口CON1的火线电路上；\n[0067] 限压保护电路，包括第一压敏电阻MOV1、第二压敏电阻MOV2和第三压敏电阻MOV3，所述第一压敏电阻MOV1的两端分别连接所述保险丝F1的电流输出端和所述零线电路，所述第二压敏电阻MOV2和第三压敏电阻MOV3串联后，与所述第一压敏电阻MOV1并联；\n[0068] 瞬态电压抑制二极管GAT1，一端接至所述第二压敏电阻MOV2和第三压敏电阻MOV3之间的电路节点上，其另一端接地。\n[0069] 本实施例的一种优选技术方案：所述EMI滤波电路为两级复合式EMI滤波电路，其包括：\n[0070] 电感LF1，第一线圈一端连接所述保险丝F1的电流输出端，其第二线圈一端连接至所述零线电路；\n[0071] 电容CX1，两端分别连接所述第一线圈的另一端和所述第二线圈的另一端；\n[0072] 串联的电阻R1和电阻R2，所述电阻R1和电阻R2串联后和所述电容CX1并联；\n[0073] 串联的电阻R3和电阻R4，所述电阻R3和电阻R4串联后和所述电容CX1并联，所述电阻R1和所述电阻R4并联，所述电阻R2和所述电阻R4并联；\n[0074] 电感LF2，第三线圈的一端和所述第一线圈的输出L线连接，其第四线圈和所述第二线圈的输出N线连接；\n[0075] 串联的电阻R10和电阻R9，所述电阻R10的另一端接至所述电阻R3和电阻R4之间的电路节点上；\n[0076] 并联的电容C7和有极性电容EC2，所述电容C7和有极性电容EC2并联后的一端接地，其另一端接至所述电阻R9的另一端，其中，所述有极性电容EC2的负极端接地；\n[0077] 串联的电阻R33和电容C13，所述电阻R33和电容C13串联后和二极管D3并联，所述二极管D3的负极端连接至所述有极性电容EC2的正极，其正极端连接一电阻R16。\n[0078] 本实施例的一种优选技术方案：所述电压转换电路包括：\n[0079] 桥式整流电路BD1，输入端两极分别连接所述热敏电阻NTC1的一端和所述第四线圈的另一端，所述热敏电阻NTC1的另一端连接至所述第三线圈的另一端；\n[0080] 并联的有极性电容EC1、有极性电容EC4和电容C1，所述有极性电容EC1、有极性电容 EC4和电容C1并联后，两端分别与所述桥式整流电路BD1输出端正极、所述桥式整流电路BD1 输出端负极连接，其中，所述桥式整流电路BD1输出端负极接地；\n[0081] 并联的电阻R8、电阻R5、电阻R23和电容C2，所述电阻R8、电阻R5、电阻R23和电容 C2并联后的一端接至所述桥式整流电路BD1输出端正极，其另一端连接有电阻R6；\n[0082] 二极管D1，负极连接所述电阻R6的另一端；\n[0083] 变压器T1，具有两组初级线圈，其中，第一组初级线圈的一端连接至所述桥式整流电路 BD1输出端正极，其另一端连接至所述二极管D1的正极，第二组初级线圈的一脚接地，其另一脚连接至所述电阻R16的另一端；\n[0084] 开关电源管理电路，接入所述EMI滤波电路。\n[0085] 本实施例的一种优选技术方案：所述开关电源管理电路包括：\n[0086] 电源管理IC U1，其上的VCC‑5脚连接至所述二极管D3的负极；\n[0087] 并联的光电耦合器U2B和电容C6，其中，所述光电耦合器U2B的集电极连接至所述电源管理IC U1的FB‑2脚，其发射极接地且接至所述电源管理IC U1的GND‑1脚；\n[0088] 顺次串联的电阻R18、电阻R17、电阻R11，其中，所述电阻R18的另一端接至所述第二组初级线圈的非接地端，所述电阻R17、电阻R11之间的电路连接至所述电源管理IC U1的 DEM‑3脚，所述电阻R11的另一端接至所述光电耦合器U2B的发射极；\n[0089] 电容C5，一端接至所述光电耦合器U2B的发射极，其另一端接至所述电源管理IC U1的 CS‑4脚；\n[0090] 电阻R13、电阻R12、二极管D2、电阻R14、电阻R15和MOS晶体管Q1，所述电阻R13 一端接至所述电源管理IC U1的GATE‑6脚，所述电阻R12、二极管D2并联后与所述电阻R13 串联，且所述二极管D2的负极端连接所述电阻R13，所述电阻R14和所述电阻R15串联后，所述电阻R14的另一端连接所述二极管D2的正极，所述电阻R15的另一端接至所述电源管理 IC U1的CS‑4脚，所述MOS晶体管Q1的栅极连接所述二极管D2的正极，其漏极接至所述二极管D1的正极，其源极连接至所述电阻R14和电阻R15之间的电路节点上；\n[0091] 并联的电阻RS1、电阻RS2和电阻RS3，所述电阻RS1、电阻RS2和电阻RS3并联后的一端接至所述MOS晶体管Q1源极，其另一端接地。\n[0092] 本实施例的一种优选技术方案：所述次级整流滤波电路包括：\n[0093] MOS晶体管Q2，源极接至所述变压器T1的一端；\n[0094] 并联的电阻R20、电阻R21，所述电阻R20、电阻R21并联后的一端接至所述MOS晶体管 Q2的源极；\n[0095] 电容C8，一端和所述电阻R20、电阻R21并联后的另一端连接，所述电容C8的另一端接至所述MOS晶体管Q2的漏极；\n[0096] 并联的有极性电容EC5和有极性电容EC3，其中，所述有极性电容EC5和有极性电容EC3 的正极均接至所述MOS晶体管Q2的漏极，其负极接地并接至所述变压器T1的另一端；\n[0097] 电感LF3，其第五线圈的一端接至所述MOS晶体管Q2的漏极，其另一端输出V+电压，所述电感LF3的第六线圈的一端接至所述有极性电容EC5的负极端，其另一端输出V‑电压；\n[0098] 同步整流芯片U4，具有六个脚，其HVC‑1端分别连接有电容C12和电阻R34，所述电容 C12的另一端接地，所述电阻R34的另一端接至所述同步整流芯片U4的VD‑6脚以及所述MOS 晶体管Q2的漏极，所述同步整流芯片U4的VG‑5脚连接有电阻R30，所述电阻R30的另一端接至所述MOS晶体管Q2的栅极，所述同步整流芯片U4的VSS‑2脚分别接至所述MOS晶体管 Q2的源极、电阻R22的一端、电容C9的一端，所述电阻R22的另一端连接所述同步整流芯片U4的SLEW‑3脚，所述电容C9的另一端连接所述同步整流芯片U4的VDD‑4脚。\n[0099] 本实施例的一种优选技术方案：所述反馈电路包括：\n[0100] 电阻R24，一端接至所述有极性电容EC5的正极脚；\n[0101] 电阻R27，一端接至所述有极性电容EC5的正极脚；\n[0102] 并联的发光二极管U2A和电阻R25，其中，所述发光二极管U2A的正极端连接所述电阻 R24的另一端；\n[0103] 串联的电阻R26和电容C10，其中，所述电阻R26的另一端连接所述发光二极管U2A的负极端，所述电容C10的另一端接至所述电阻R27的另一端；\n[0104] 电容C11，和串联后的电阻R26、电容C10并联；\n[0105] 三端精密稳压的二极管U3，二极管U3具有三个引脚，其负极端和所述发光二极管U2A 的负极端连接，其正极端接地，其第三脚接至所述电阻R27和所述电容C11之间的电路节点上；\n[0106] 并联的电阻R28、电阻R29，所述电阻R28、电阻R29并联后的一端接至所述二极管U3 的接地端，其另一端接至所述二极管U3的第三脚。\n[0107] 实施例2：\n[0108] 如图1和图6所示，在输入整流电路的火线电路上或输入整流电路的零线电路上串联有能够降低电源浪涌的同时降低电源谐波的热敏电阻NTC1。如图1中的L2线中，连接有热敏电阻NTC1。\n[0109] 或者，热敏电阻NTC1也可以连接在N2线中，也可以实现降低电源浪涌的同时降低电源谐波。\n[0110] 综上所述，本实用新型的抑制电路在无需功率因素校正电路的情况下满足谐波限制要求，能够节省电源成本。本实用新型的抑制电路可以省去功率因素校正IC、PF电感、PF开关MOS 管、整流二极管以及周边电阻、电容元件，在节省成本的同时又大大缩减开关电源的体积。\n[0111] 以上所述仅为本实用新型的优选实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。

暂无