半导体器件及其制造方法

发明专利有效专利

申请号：
CN200580052304.1
IPC分类号：H01L21/8247;H01L21/027;H01L27/115
申请日期：
2005-12-14
申请人：
富士通株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	半导体器件及其制造方法
申请号	CN200580052304.1	申请日期	2005-12-14
法律状态	暂无	申报国家	中国
公开/公告日	2008-12-17	公开/公告号	CN101326635
优先权	暂无	优先权号	暂无
主分类号	H01L21/8247	IPC分类号	H;0;1;L;2;1;/;8;2;4;7;;;H;0;1;L;2;1;/;0;2;7;;;H;0;1;L;2;7;/;1;1;5查看分类表>
申请人	富士通株式会社	申请人地址	日本神奈川县横浜市变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	日本东京都,富士通半导体股份有限公司	当前权利人	日本东京都,富士通半导体股份有限公司
发明人	中川进一;三宫逸郎
代理机构	隆天国际知识产权代理有限公司	代理人	张龙哺

摘要

本发明提供一种具有闪存单元且能够提高成品率的半导体器件及其制造方法。该半导体器件的制造方法包括：使用具有遮光图案102的曝光用掩模105对光致抗蚀剂进行曝光的工序，所述遮光图案102具有二个以上的宽度狭窄部104；对光致抗蚀剂进行显影，形成多个带状的抗蚀图案68的工序；将抗蚀图案68用作掩模，选择性地对第一导电膜67进行蚀刻的工序；在第一导电膜67上形成中间绝缘膜69的工序；在中间绝缘膜69上形成第二导电膜74的工序；对第一导电膜67、中间绝缘膜69以及第二导电膜74进行图案成形，从而形成闪存单元FL，并形成结构体98的工序，所述结构体98由依次形成下部导体图案、中间绝缘膜的切片以及虚设栅电极而成。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供