形成用于三维存储器件双侧布线的阶梯结构的方法

发明专利有效专利

申请号：
CN201880000948.3
IPC分类号：H01L27/11578
申请日期：
2018-06-28
申请人：
长江存储科技有限责任公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	形成用于三维存储器件双侧布线的阶梯结构的方法
申请号	CN201880000948.3	申请日期	2018-06-28
法律状态	授权	申报国家	中国
公开/公告日	2018-12-21	公开/公告号	CN109075173A
优先权	暂无	优先权号	暂无
主分类号	H01L27/11578 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L27/00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件（其零部件入H01L 23/00，H01L 29/00至H01L 51/00；由多个单个固态器件组成的组装件入H01L 25/00）〔2，8〕 H01L27/02 包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的〔2〕 H01L27/04 其衬底为半导体的〔2〕 H01L27/10 在重复结构中包括有多个独立组件的〔2〕 H01L27/105 包含场效应组件的〔5〕 H01L27/112 只读存储器结构的〔5〕 H01L27/115 电动编程只读存储器；其多步骤制造方法〔5，2006.01，2017.01〕 H01L27/11563 具有电荷俘获栅极绝缘层的，例如，MNOS，NROM〔2017.01〕 H01L27/11578 以三维布置为特征的，例如，单元胞在不同的高度层〔2017.01〕	IPC分类号	H01L27/11578查看分类表>
申请人	长江存储科技有限责任公司	申请人地址	湖北省武汉市东湖开发区关东科技工业园华光大道18号70*** 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	长江存储科技有限责任公司	当前权利人	长江存储科技有限责任公司
发明人	肖莉红;胡禺石
代理机构	北京永新同创知识产权代理有限公司	代理人	钟胜光

摘要

公开了用于形成用于三维(3D)存储器件双侧布线的阶梯结构的方法的实施例。在示例中，第一电介质层形成在衬底上，并且第一光刻胶层形成在第一电介质层上。通过由修整‑刻蚀所述第一电介质层构成的周期来图案化出穿过所述第一电介质层到达所述衬底的凹陷。形成填充所述凹陷的多个电介质/牺牲层对。在所述电介质/牺牲层对的顶表面上形成第二光刻胶层。通过由修整‑刻蚀所述电介质/牺牲层对构成的周期来使所述电介质/牺牲层对图案化。形成覆盖图案化的电介质/牺牲层对的第二电介质层。通过利用多个导体层替换所述图案化的电介质/牺牲层对中的牺牲层而在所述衬底上形成包括多个导体/电介质层对的存储器堆叠层。

VR授课方法、装置和系统

发明授权

形成用于三维存储器件双侧布线的阶梯结构的方法

在售专利 早买早用

在售专利早买早用