一种SiC基DMOSFET器件及其制备方法

发明专利有效专利

申请号：
CN201910068985.4
IPC分类号：H01L29/16;H01L29/417;H01L29/423;H01L21/336;H01L29/78
申请日期：
2019-01-24
申请人：
泰科天润半导体科技（北京）有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种SiC基DMOSFET器件及其制备方法
申请号	CN201910068985.4	申请日期	2019-01-24
法律状态	实质审查	申报国家	中国
公开/公告日	2019-05-24	公开/公告号	CN109801959A
优先权	暂无	优先权号	暂无
主分类号	H01L29/16 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L29/00 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件（H01L 31/00至H01L 47/00，H01L 51/05优先；除半导体或其电极之外的零部件入H01L 23/00；由在一个共用衬底内或其上形成的多个固态组件组成的器件入H01L 27/00）〔2，6〕 H01L29/02 按其半导体本体的特征区分的〔2〕 H01L29/12 按其构成材料的特征区分的〔2〕 H01L29/16 除掺杂材料或其他杂质外，只包括以游离态存在的周期系中Ⅳ族元素的〔2〕	IPC分类号	H;0;1;L;2;9;/;1;6;;;H;0;1;L;2;9;/;4;1;7;;;H;0;1;L;2;9;/;4;2;3;;;H;0;1;L;2;1;/;3;3;6;;;H;0;1;L;2;9;/;7;8查看分类表>
申请人	泰科天润半导体科技（北京）有限公司	申请人地址	北京市海淀区西小口路66号中关村东升科技园B区1号楼106A、113A、115A、117A、119A、121A 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	泰科天润半导体科技（北京）有限公司	当前权利人	泰科天润半导体科技（北京）有限公司
发明人	张瑜洁;李昀佶;陈彤
代理机构	福州市鼓楼区京华专利事务所（普通合伙）	代理人	王美花

摘要

本发明涉及半导体领域，提供一种SiC基DMOSFET器件及其制备方法，包括SiC外延材料基片、有源掺杂区、JFET掺杂区、JFET沟槽氧化物、栅电极接触、源电极接触与漏电极接触，SiC外延材料基片包括n++型衬底基片、n+型缓冲层与n‑型漂移层，有源掺杂区包括p well区、n++型源区与p++型基区，JFET掺杂区开设有第一沟槽，JFET沟槽氧化物覆盖于第一沟槽、JFET掺杂区以及p well区，栅电极接触位于JFET沟槽氧化物的上表面，绝缘物质层位于栅电极接触的上表面且填充空隙，源电极接触位于绝缘物质层的上表面，漏电极接触位于n++型衬底基片的下表面。本发明的优点在于用于降低SiC基DMOSFET器件的JFET电阻与米勒电荷，从而提高该SiC基DMOSFET器件的高频优值。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供