具有成簇的存储器单元的非易失性存储器器件

发明专利有效专利

申请号：
CN201310332499.1
IPC分类号：G11C16/06
申请日期：
2013-07-30
申请人：
意法半导体股份有限公司;意法半导体有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	具有成簇的存储器单元的非易失性存储器器件
申请号	CN201310332499.1	申请日期	2013-07-30
法律状态	授权	申报国家	中国
公开/公告日	2014-02-12	公开/公告号	CN103578545A
优先权	暂无	优先权号	暂无
主分类号	G11C16/06 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C16/00 可擦除可编程序只读存储器（G11C 14/00优先）〔5〕 G11C16/02 电可编程序的〔5〕 G11C16/06 辅助电路，例如，用于写入存储器的（一般入G11C 7/00）〔5〕	IPC分类号	G;1;1;C;1;6;/;0;6查看分类表>
申请人	意法半导体股份有限公司;意法半导体有限公司	申请人地址	意大利阿格拉布里安扎变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	意法半导体股份有限公司,意法半导体有限公司	当前权利人	意法半导体股份有限公司,意法半导体有限公司
发明人	F·德桑蒂斯;M·帕索蒂;A·拉尔
代理机构	北京市金杜律师事务所	代理人	王茂华

摘要

本发明提供一种非易失性存储器器件，包括：存储器阵列(12)，其具有布置在至少一个逻辑行(20)中的多个非易失性存储器单元(11)，逻辑行(20)包括共用共同的控制线(22)的第一行(20a)和第二行(20b)；以及多个位线(BLJa、BLJb)。每个逻辑存储器单元(11)具有用于存储第一逻辑值直接存储器单元和用于存储第二逻辑值的互补存储器单元，第二逻辑值与在对应的直接存储器单元(11a)中的第一逻辑值互补。每个逻辑存储器单元(11)的直接存储器单元(11a)和互补存储器单元(11b)耦合到相应的分离的位线(BLJa、BLJb)并且被放置为一个在相应的逻辑行(20)的第一行(20a)中，并且另一个在相应的逻辑行(20)的第二行(20b)中。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供