面向多核多处理器平台的Cache一致性协议的设计方法

发明专利有效专利

申请号：
CN201410645855.X
IPC分类号：G06F15/163;G06F13/42
申请日期：
2014-11-12
申请人：
浪潮（北京）电子信息产业有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	面向多核多处理器平台的Cache一致性协议的设计方法
申请号	CN201410645855.X	申请日期	2014-11-12
法律状态	授权	申报国家	暂无
公开/公告日	2015-02-18	公开/公告号	CN104360981A
优先权	暂无	优先权号	暂无
主分类号	G06F15/163 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F15/00 通用数字计算机（零部件入G06F 1/00至G06F 13/00组）；通用数据处理设备 G06F15/16 两个或多个数字计算机的组合，每台计算机至少具有一个运算单元、一个程序单元和一个寄存器，例如，用于数个程序的同时处理〔1，2006.01〕 G06F15/163 处理器之间的通讯〔6〕	IPC分类号	G;0;6;F;1;5;/;1;6;3;;;G;0;6;F;1;3;/;4;2查看分类表>
申请人	浪潮（北京）电子信息产业有限公司	申请人地址	北京市海淀区上地信息路2号2-1号C栋1层变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	浪潮（北京）电子信息产业有限公司	当前权利人	浪潮（北京）电子信息产业有限公司
发明人	王恩东;倪璠;陈继承
代理机构	北京安信方达知识产权代理有限公司	代理人	王丹;李丹

摘要

本发明公开了一种面向多核多处理器平台的高速缓存(Cache)一致性协议的设计方法，其中，位于两个Cache一致性同步域的Cache行具有两种共享态，所述两种共享态分别用于指示所述Cache行在两个Cache一致性同步域中的共享情况。本发明公开的面向多核多处理器平台的Cache一致性协议的设计方法，能够减少部分写操作及无效操作引起的数据同步消息数量，降低数据同步消息延迟，从而提升协议的数据同步效率。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供