改进的处理器架构

发明专利有效专利

申请号：
CN201110250431.X
IPC分类号：G06F9/38
申请日期：
2011-08-29
申请人：
艾色拉公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	改进的处理器架构
申请号	CN201110250431.X	申请日期	2011-08-29
法律状态	授权	申报国家	暂无
公开/公告日	2012-03-21	公开/公告号	CN102385504A
优先权	暂无	优先权号	暂无
主分类号	G06F9/38 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F9/00 程序控制设计，例如，控制单元（用于外部设备的程序控制入G06F13/10）〔1，4，2006.01，2018.01〕 G06F9/06 使用存储的程序，即使用处理设备的内部存储来接收程序或者保留程序〔1，2006.01〕 G06F9/30 与执行机器指令相关的设计，例如指令译码（用于执行微指令的入G06F9/22；）〔3，2006.01，2018.01〕 G06F9/38 并行执行指令的，例如，流水线、超前锁定〔3〕	IPC分类号	G;0;6;F;9;/;3;8查看分类表>
申请人	艾色拉公司	申请人地址	美国特拉华州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	辉达技术英国有限公司,艾色拉有限责任公司	当前权利人	辉达技术英国有限公司,艾色拉有限责任公司
发明人	西蒙·诺尔斯;艾德瓦德·安德鲁斯;史蒂芬·菲力克斯;西蒙·哈克特;科尔曼·赫加蒂
代理机构	北京市磐华律师事务所	代理人	董巍;顾珊

摘要

处理器包括：第一和至少带有使能逻辑的第二数据处理通道，该使能逻辑用于可选择地使能第二通道；在基于相同的存储访问指令的相同的一个或多个地址操作数之间，用于生成具有可变偏移的第一和第二存储地址的逻辑；和基于访问指令的相同的一个或多个寄存器区分符操作数，用于在第一地址和第一数据处理通道的寄存器之间以及在第二地址和第二通道的相应的寄存器之间，传输数据的电路。基于数据处理指令的相同的一个或多个操作数，第一数据处理通道使用第一数据处理通道的一个或多个寄存器执行操作，并且在第二通道使能的条件下，第二通道使用其自身的寄存器组中的一个或多个相应的寄存器执行相同的操作。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供