首页专利查询专利详情

*来源于国家知识产权局数据，仅供参考，实际以国家知识产权局展示为准

串行和并行之间的数据格式转换器

发明专利有效专利

申请号：
CN200410042123.8
IPC分类号：H03M9/00
申请日期：
2004-05-09
申请人：
日本电气株式会社;恩益禧电子股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	串行和并行之间的数据格式转换器
申请号	CN200410042123.8	申请日期	2004-05-09
法律状态	暂无	申报国家	中国
公开/公告日	2004-12-01	公开/公告号	CN1551507
优先权	暂无	优先权号	暂无
主分类号	H03M9/00 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03M 一般编码、译码或代码转换（用射流方法入F15C 4/00；光学模/数转换器入G02F 7/00；专用于特殊应用的编码、译码或代码转换见有关小类，例如G01D，G01R，G06F，G06T，G09G，G10L，G11B，G11C，H04B，H04L，H04M，H04N；专用于密码技术或涉及需要保密的其他目的的编码或译码入G09C）〔4〕 H03M9/00 并行/串行转换或相反转换（其中的信息逐级移动的数字存储器本身入G11C 19/00）〔4〕	IPC分类号	H;0;3;M;9;/;0;0查看分类表>
申请人	日本电气株式会社;恩益禧电子股份有限公司	申请人地址	日本东京都变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	瑞萨电子株式会社	当前权利人	瑞萨电子株式会社
发明人	竹内正浩;佐伯贵范;田中宪一
代理机构	中科专利商标代理有限责任公司	代理人	朱进桂

摘要

公开了一种以各种转换率进行并行到串行或串行到并行转换的数据格式转换器。分频器以可变的分频率对输入时钟进行分频以产生单个的分频后的时钟。数据移位电路根据输入时钟对串行输入数据进行移位以输出n比特的并行数据，其中n根据可变的分频率来确定。重定时部分使n比特的并行数据与单个的分频后的时钟同步以输出并行输出数据。

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供