半导体集成电路器件

1.一种半导体存储器件，包括：
主存储部分，包括以多行和多列排列的存储单元；
从存储部分，具有存储单元组，每个存储单元组包括以多行和多列 排列的存储单元，其中
所述从存储部分包括多个连接到对应一个存储单元组的寄存器，每 个寄存器存储从地址序列、脉冲宽度和延迟选择出的数据输入/输出模 式，以便为所述的对应一个存储单元组设置所述的输入/输出模式；
其中，分配所述主存储部分的行或列的至少一个地址输入端和分配 所述从存储部分的行或列的至少一个地址输入端被共同使用，地址输入 端的总数等于或小于分配所述主存储部分的行或列的地址输入端的数 量。
2.按权利要求1所述的半导体存储器件，其特征在于：分配所述主 存储部分的行或列的地址信号和分配所述从存储部分的行或列的地址信 号是由外部地址信号和外部时钟信号或外部控制信号产生的内部地址信 号，至少一个内部地址信号由所述主存储部分和从存储部分共同使用。
3.按权利要求1所述的半导体存储器件，其特征在于还包括：
第一内部地址信号产生器电路，响应地址输入端信号，产生第一内 部地址信号；
第二内部地址信号产生器电路，响应第一内部地址信号，在脉冲模 式工作期间，连续产生第二内部地址信号；
选择装置，用于选择第一内部地址信号或第二内部地址信号。
4.按权利要求1所述的半导体存储器件，其特征在于还包括：
第一内部地址信号产生器电路，响应地址输入端信号，产生第一内 部地址信号；
第二内部地址信号产生器电路，响应第一内部地址信号，在脉冲模 式工作期间，连续产生第二内部地址信号；
选择装置，用于选择第一内部地址信号或第二内部地址信号，并通 过把选择的信号与外部时钟信号或外部控制信号同步产生第三地址信 号。
5.按权利要求1所述的半导体存储器件，其特征在于：所述主存储 部分、从存储部分形成在单个芯片上。
6.按权利要求1所述的半导体存储器件，其特征在于：所述从存储 部分的存取速度大于所述主存储部分的存取速度。
7.按权利要求1所述的半导体存储器件，其特征在于：接收配置、 分配或重新分配所述存储单元组的指令，用于每个接收的存取请求。
8.按权利要求1所述的半导体存储器件，其特征在于：在缺乏任何 外部数据控制信号时，连续地执行多数据输入/输出操作。
9.按权利要求1所述的半导体存储器件，其特征在于：排列在所述 主存储部分的列中的存储单元连接到排列在所述从存储部分的列中的存 储单元。
10.按权利要求1所述的半导体存储器件，其特征在于：所述主存 储部分包括多个存储单元组，每个存储单元组排列成多行和多列，其 中，
所述主存储部分的多个存储单元组的多个组选择性地连接到所述从 存储部分的存储单元组。
11.按权利要求1所述的半导体存储器件，其特征在于：当选择了 存储单元组时，在没有外部数据控制信号时，使用地址信号自动地设置 每个所述存储单元组的数据输入/输出模式。

暂无